特許
J-GLOBAL ID：200903045201899710

半導体装置

発明者：
神田 和重

神田 和重 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願2004-112910
公開番号（公開出願番号）：特開2005-302809
出願日： 2004年04月07日
公開日（公表日）： 2005年10月27日
要約：
【課題】 多数のチップを一括してプローブ接続した場合でも、リーク電流の増大を抑制して、同時にテストすることができるチップの数を増やすことを可能とする。【解決手段】 半導体チップ2にダイソートテストを実行する場合には、通常の電源電圧パッドとは別個に設けられた電源電圧パッド5にテスタが接続される。回路部2Aにリーク電流が発生した場合、これを電圧検知回路25により検知し、リーク電流が所定値以上であることが検知されると、スイッチ制御回路26により、スイッチ23がオフとされる。【選択図】 図3
請求項（抜粋）：
第1の電源電圧を印加するための第1電源電圧パッドと、 テストを実行するための第2の電源電圧を印加するための第2電源電圧パッドと、 前記第2電源電圧パッドへの前記第2の電源電圧の印加により生ずる電流を検知する電流検知手段と、 前記電流検知手段の検知出力に基づき前記第2電源電圧パッドへの前記第2の電源電圧の供給を遮断又は抑制する制御手段と を備えたことを特徴とする半導体装置。
IPC (4件)：
H01L21/822 ,  G01R31/28 ,  H01L21/66 ,  H01L27/04
FI (4件)：
H01L27/04 T ,  H01L21/66 B ,  H01L21/66 F ,  G01R31/28 Y
Fターム (24件)：
2G132AA00 ,  2G132AB01 ,  2G132AC03 ,  2G132AF02 ,  2G132AK07 ,  2G132AL00 ,  2G132AL25 ,  4M106AA01 ,  4M106AA02 ,  4M106AC08 ,  4M106BA01 ,  4M106CA01 ,  4M106DD16 ,  5F038BB08 ,  5F038DF01 ,  5F038DF05 ,  5F038DT02 ,  5F038DT04 ,  5F038DT09 ,  5F038DT10 ,  5F038DT15 ,  5F038DT17 ,  5F038DT18 ,  5F038EZ20
引用特許：
出願人引用 (1件)
  • 半導体ウェハ
    公報種別：公開公報   出願番号：特願2000-215568   出願人：三菱電機株式会社
審査官引用 (1件)

前のページに戻る

TOP

BOTTOM