特許

J-GLOBAL ID：200903045300375480

多機能周辺記憶装置バッファシステムおよび該システム内にバッファメモリを提供する方法

発明者： スティーヴン ジェイ、バセット
出願人/特許権者： テキサス インスツルメンツ インコーポレイテッド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-353301
公開番号（公開出願番号）：特開2002-236559
出願日： 2001年11月19日
公開日（公表日）： 2002年08月23日
要約：

【要約】【課題】 多機能バッファシステムを有する周辺記憶装置システムだけでなく、周辺記憶装置システムの中で使用する多機能バッファシステムを提供する。【解決手段】 バッファシステムは、周辺記憶装置とホストコンピュータシステム4間で転送される情報をバッファするためだけでなく、コントローラプロセッサ52によりアクセス可能なスクラッチパッドおよび/または命令の格納に使用するようにすることができる多目的メモリ構成要素32を含んでいる。

請求項（抜粋）：

周辺記憶装置バッファシステムであって、第1のメモリ装置、および、第1のメモリ装置と電気的に通信する制御回路と、周辺記憶装置に関連するプロセッサと、周辺記憶装置に関連するバッファマネジャーと、を含み、制御回路はそれに関連する制御状態を有し、制御回路は制御状態に従って第1のメモリ装置と、プロセッサおよびバッファマネジャーの一方と、の間に選択的に電気的通信を提供するようにされている、周辺記憶装置バッファシステム。

IPC (3件)：

G06F 3/06 301 ,  G06F 13/10 330 ,  G11B 20/10

FI (4件)：

G06F 3/06 301 R ,  G06F 13/10 330 D ,  G11B 20/10 A ,  G11B 20/10 D

Fターム (11件)：

5B014EB05 ,  5B014FB06 ,  5B065BA01 ,  5B065CA11 ,  5B065CE11 ,  5B065CH01 ,  5D044AB01 ,  5D044BC01 ,  5D044CC04 ,  5D044HL01 ,  5D044HL11

引用特許：

審査官引用 (2件)

• メモリ制御装置
  公報種別：公開公報   出願番号：特願平5-005224   出願人：キヤノン株式会社
• ディスク・コントローラ・メモリ・アーキテクチャ用システムおよび方法
  公報種別：公表公報   出願番号：特願2000-615882   出願人：クロジックコーポレーション