特許
J-GLOBAL ID：200903090577080385

ディスク・コントローラ・メモリ・アーキテクチャ用システムおよび方法

発明者：
デニイン、ウイリアム、ダブリュー.

デニイン、ウイリアム、ダブリュー. について

, 
ホワイト、セオドア、シー.

ホワイト、セオドア、シー. について


出願人/特許権者：
クロジック コーポレーション

クロジック コーポレーション について


代理人 (1件)： 鈴木 崇生 (外3名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-615882
公開番号（公開出願番号）：特表2002-543514
出願日： 2000年05月05日
公開日（公表日）： 2002年12月17日
要約：
【要約】【課題】 大容量記憶デバイスへの書込み、またはこれから読取られるデータをバッファし、アクセスする効果的、かつ、融通性のある方法およびシステムを提供すること。【解決手段】 ディスク・ドライブ・インターフェースと、I/Oインターフェースと、ディスク・ドライブ・インターフェース間でデータのやり取りをするとともに、I/Oインターフェース間でデータのやり取りをするバッファ・メモリと、ディスク・ドライブ・インターフェースを少なくとも制御する第1プロセッサと、低水準タスクを少なくとも実行する第2プロセッサと、メモリ回路であって、バッファ・メモリに結合されたDMAポートと、第1及び第2プロセッサに結合されたレジスタ・アクセス・ポートと、第1及び第2プロセッサに結合されたランダム・アクセスポートと、第1および第2プロセッサの少なくとも一つによってアクセス可能な読取ポインタと書込ポインタとを含むメモリ回路とを具備し、データに効果的にアクセスし、または記憶させる柔軟性のある、マルチポート・メモリ回路を含むディスク・ドライブ・コントローラ回路。
請求項（抜粋）：
ディスク・ドライブ・インターフェースと; I/Oインターフェースと; バッファ・メモリであって、これとディスク・ドライブ・インターフェース間でデータのやり取りをするとともに、これと前記I/Oインターフェース間でデータのやり取りをするバッファ・メモリと; 前記ディスク・ドライブ・インターフェースを少なくとも制御する第1プロセッサと; 低水準タスクを少なくとも実行する第2プロセッサと; メモリ回路であって、 前記バッファ・メモリに結合されたDMAポートと; 前記第1プロセッサと前記第2プロセッサに結合されたレジスタ・アクセス・ポートと; 前記第1プロセッサと前記第2プロセッサに結合されたランダム・アクセスポートと; 前記第1および第2プロセッサの少なくとも一つによってアクセス可能な読取ポインタと書込ポインタと; を含むメモリ回路と;を具備し、 データに効果的にアクセスし、または記憶させる柔軟性のある、マルチポート・メモリ回路を含むディスク・ドライブ・コントローラ回路。
IPC (2件)：
G06F 3/06 301 ,  G06F 3/06
FI (2件)：
G06F 3/06 301 S ,  G06F 3/06 301 G
Fターム (6件)：
5B065BA01 ,  5B065BA03 ,  5B065CA12 ,  5B065CC08 ,  5B065CE07 ,  5B065CE12
引用特許：
審査官引用 (6件)
全件表示

前のページに戻る

TOP

BOTTOM