バラン

発明者： , , , , ,
出願人/特許権者： ,
代理人 (6件)：曾我道治 , 古川秀利 , 鈴木憲七 , 梶並順 , 大宅一宏 , 上田俊一
公報種別：公開公報
出願番号（国際出願番号）：特願2007-049366
公開番号（公開出願番号）：特開2008-219081
出願日： 2007年02月28日
公開日（公表日）： 2008年09月18日
要約：

【課題】小型化を図るとともに、広帯域性能などの高性能を実現させる。【解決手段】第一の配線パターン200は、端子A,Cと、それらを接続するC字型の第1の線路パターン2とから構成され、第二の配線パターン300は、端子D,Fと、それらを接続するC字型の第2の線路パターン3とから構成されている。第1および第2の線路パターン2,3は開口部が重ならないように互いに180°ずらして、板状の誘電体1を介在させて積層されている。端子A,Cは第一の伝送線路4に接続され、端子D,Fはそれぞれ第二および第三の伝送線路6,7に接続されている。また、第1の線路パターン2のほぼ中央部と第二及び第三の伝送線路6,7のグランド導体5とは、接続回路8にて電気的に接続されている。【選択図】図1

請求項（抜粋）：

略々板状の誘電体と、上記誘電体を介在させて互いに対向して配置され、電気的に接続される第一の配線パターンと第二の配線パターンと、第一、第二、第三の伝送線路として上記誘電体に設けられた3つの伝送線路とを備え、上記第一の配線パターンは、第1および第2の端子と、それらの端子間を接続するループ状の第1の線路パターンとから構成され、上記第二の配線パターンは、第3および第4の端子と、それらの端子間を接続するループ状の第2の線路パターンとから構成され、上記第一の配線パターンの第1および第2の端子は、上記第二の配線パターンの上記第2の線路パターンのほぼ中央部に相当する位置近傍に配置され、上記第二の配線パターンの第3および第4の端子は、上記第一の配線パターンの上記第1の線路パターンのほぼ中央部に相当する位置近傍に配置され、上記第1および第2の端子とで上記第一の伝送線路の入力端子を形成し、上記第3の端子は、上記誘電体に設けられたグランド導体との間で上記第二の伝送線路の第一の出力端子を形成し、上記第4の端子は、上記グランド導体との間で上記第三の伝送線路の第二の出力端子を形成し、上記第1の線路パターンのほぼ中央部と上記第二および第三の伝送線路のグランド導体とを電気的に導通させたことを特徴とするバラン。

IPC (3件)：

H01P 5/10 , H01L 21/822 , H01L 27/04

FI (2件)：

H01P5/10 C , H01L27/04 D

Fターム (10件)：

5F038AC04 , 5F038AC05 , 5F038AZ01 , 5F038AZ03 , 5F038AZ04 , 5F038CA06 , 5F038CD05 , 5F038CD09 , 5F038DF02 , 5F038EZ20

引用特許：

審査官引用 (2件)

ダブルバランス型ミキサ回路
公報種別：公開公報出願番号：特願平7-201360 出願人：日本電気株式会社
特開平3-237801

引用文献：

審査官引用 (1件)

"CMOS on-chip stacked Marchand balun for millimeter-wave applications"

前のページに戻る