特許
J-GLOBAL ID：200903045414687830
半導体装置の製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-057846
公開番号（公開出願番号）：特開平10-256224
出願日： 1997年03月12日
公開日（公表日）： 1998年09月25日
要約：
【要約】【課題】多層構造を有する半導体装置の製造方法に関し、HOLEの形成時でのウエットエッチング時に層間膜とレジスト膜との界面にエッチャントが必要以上に染み込み、HOLE形成部以外の層間膜までエッチングされてしまうこと。【解決手段】レジスト膜と被パターン形成膜及び、膜と膜の接合状態の強化と制御にArイオン等の不活性イオンを膜の接合表面に打ち当てることで実現する。HOLEを形成する第1酸化膜3と第2酸化膜5の、第2酸化膜5の表面にレジスト膜を形成する前に不活性イオン12を打ち当てる。また、SOG膜4を形成し、第2酸化膜5を形成する前に第1酸化膜3とSOG膜4の表面に不活性イオン12を打ち当てる。不活性イオンを打ち当てることで発生する付着物16は、ブラシ14を、シリコンウエハー13の表面に接触、回転させながら除去し、その際は純水吹き出しノズル15からの純水も併用する。
請求項（抜粋）：
少なくとも半導体基板上に膜を形成する膜形成工程と、前記膜表面に不活性イオンを照射するイオン照射工程と、前記膜上にレジストを形成しウエットエッチングにより前記膜を所望の形状にパターンニングするパターン形成工程とを有することを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/306
, H01L 21/3205
H01L 21/306 F
, H01L 21/88 B
