特許
J-GLOBAL ID:200903045425707476

圧電トランスの制御回路

発明者:
出願人/特許権者:
代理人 (1件): 大塚 康徳 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平9-023867
公開番号(公開出願番号):特開平10-223388
出願日: 1997年02月06日
公開日(公表日): 1998年08月21日
要約:
【要約】【課題】 使用するスイッチング素子が発生させるスイッチングノイズの影響を低減可能な圧電トランスの制御回路の提供。【解決手段】トランジスタ4aには、パルス発振回路6からのパルス信号及び発振回路3からの発振信号に基づいた間欠パルス信号がアンド回路7より入力され、間欠的にオン/オフを行う。トランジスタ4bは、発振回路3の出力する発振信号が入力されて常時オン/オフを行う。これら2つのトランジスタにより駆動回路4は入力電圧Viをスイッチングするため、圧電トランス1は間欠的に駆動される。
請求項(抜粋):
入力される直流電圧をハーフブリッジ型またはフルブリッジ型に構成したトランジスタによりスイッチングして交流電圧を発生し、その交流電圧により圧電トランスを駆動して交流高電圧を得る駆動手段を備える圧電トランスの制御回路であって、前記駆動手段のトランジスタを駆動する発振信号を生成する発振手段と、パルス信号を生成する間欠発振手段と、その間欠発振手段からのパルス信号と前記発振手段からの発振信号とに基づいて論理積を算出する論理積算出手段と、を備え、前記駆動手段のトランジスタのそれぞれを、前記発振手段からの発振信号または前記論理積算出手段からの出力信号により駆動することにより前記圧電トランスを間欠的に駆動することを特徴とする圧電トランスの制御回路。
IPC (3件):
H05B 41/24 ,  H01L 41/107 ,  H05B 41/392
FI (3件):
H05B 41/24 Z ,  H05B 41/392 G ,  H01L 41/08 A
引用特許:
審査官引用 (3件)

前のページに戻る