特許
J-GLOBAL ID:200903045432602752

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (1件): 大岩 増雄
公報種別:公開公報
出願番号(国際出願番号):特願平9-010420
公開番号(公開出願番号):特開平10-222997
出願日: 1997年01月23日
公開日(公表日): 1998年08月21日
要約:
【要約】【課題】 異物等によりコラム選択線CSLに断線が生じた場合、断線した先がフローティング状態となりメモリセルのマルチセレクションが起こり、誤動作する。【解決手段】 複数のビット線Bと複数のワード線WLとの交点に配置されたメモリセル5を有するサブアレイと、ワード線WLを選択するロウデコーダと、ビット線Bを選択するトランスファゲート6、7に選択信号を供給するため、トランスファゲート6、7に接続されたコラム選択線CSLを選択するコラムデコーダを有する半導体記憶装置に、非選択時のコラム選択線CSLを定電位に固定するクランプ回路8を設けたものである。ここでクランプ回路は、コラムデコーダを活性化する制御信号によって制御されるものである。
請求項(抜粋):
複数のビット線と複数のワード線との交点に配置されたメモリセルを有するメモリセルアレイ、上記ワード線を選択するロウデコーダ、選択信号によって上記ビット線を選択するビット線選択手段、このビット線選択手段に接続されコラム選択線を選択してビット線選択手段に選択信号を供給するコラムデコーダ、非選択時の上記コラム選択線を定電位に固定するクランプ回路を備えたことを特徴とする半導体記憶装置。
IPC (3件):
G11C 29/00 301 ,  G11C 11/407 ,  G11C 11/401
FI (3件):
G11C 29/00 301 B ,  G11C 11/34 354 E ,  G11C 11/34 371 D
引用特許:
審査官引用 (12件)
全件表示

前のページに戻る