特許
J-GLOBAL ID：200903045435929850

半導体装置の製造方法

発明者：
神力 博

神力 博 について

, 
久保 万身

久保 万身 について


出願人/特許権者：
東京エレクトロン株式会社

東京エレクトロン株式会社 について


代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2002-178930
公開番号（公開出願番号）：特開2004-022991
出願日： 2002年06月19日
公開日（公表日）： 2004年01月22日
要約：
【課題】高誘電体ゲート絶縁膜を形成する際に、シリコン基板との界面に形成されるベース酸化膜の増膜を抑制する。【解決手段】Siと酸素を含む絶縁膜を形成されたシリコン酸化膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を、前記金属酸化膜が堆積直後の状態において結晶質となるように堆積する。【選択図】 図7
請求項（抜粋）：
シリコン基板上に、Siと酸素を含む絶縁膜を形成する工程と、 前記絶縁膜上に、有機金属原料を使った化学気相堆積法により、金属酸化物膜を堆積する工程とを含む半導体装置の製造方法において、 前記金属酸化膜を堆積する工程は、前記金属酸化膜が堆積直後の状態において結晶質となるように実行されることを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L21/316 ,  C23C16/40 ,  H01L29/78
FI (3件)：
H01L21/316 X ,  C23C16/40 ,  H01L29/78 301G
Fターム (32件)：
4K030AA11 ,  4K030AA14 ,  4K030BA01 ,  4K030BA42 ,  4K030BA44 ,  4K030CA04 ,  4K030CA12 ,  4K030FA10 ,  4K030JA06 ,  4K030JA10 ,  4K030KA24 ,  5F058BC03 ,  5F058BF06 ,  5F058BG02 ,  5F058BH04 ,  5F058BJ10 ,  5F140AA01 ,  5F140AA24 ,  5F140AA39 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD09 ,  5F140BD11 ,  5F140BE07 ,  5F140BE10 ,  5F140BE16 ,  5F140BE17 ,  5F140BF01 ,  5F140BF04 ,  5F140BG27 ,  5F140BK13
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM