特許
J-GLOBAL ID：200903045583348165

フラッシュメモリカード

発明者：
宮本 太裕

宮本 太裕 について


出願人/特許権者：
三菱電機株式会社

三菱電機株式会社 について

, 
三菱電機セミコンダクタソフトウエア株式会社

三菱電機セミコンダクタソフトウエア株式会社 について


代理人 (1件)： 高田 守 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-064001
公開番号（公開出願番号）：特開平8-263361
出願日： 1995年03月23日
公開日（公表日）： 1996年10月11日
要約：
【要約】【目的】 高速にブロック消去することができるフラッシュメモリカードを提供する。【構成】 連続する複数の論理ブロックのアドレスを前記複数のフラッシュメモリデバイスに分散するように前記複数のフラッシュメモリデバイスの物理ブロックのアドレスに割り付けて管理する。ブロック消去コマンドが外部から入力されたときに、消去すべき物理ブロックが存在する前記フラッシュメモリデバイスのうち少なくとも2つが同時にブロック消去動作を行う期間が存在するようにこれらフラッシュメモリデバイスに対してチップイネーブル信号を送出する。
請求項（抜粋）：
それぞれが複数の物理ブロックに分割されている複数のフラッシュメモリデバイスを有するフラッシュメモリカードにおいて、前記フラッシュメモリカードを外部の機器に接続するコネクタと、前記コネクタを介して前記フラッシュメモリカードの外部と前記複数のフラッシュメモリデバイスとの間のデータ転送の制御を行うとともに、連続する複数の論理ブロックに対するブロック消去コマンドが前記コネクタを介して入力された場合に、消去すべき物理ブロックが存在するフラッシュメモリデバイスにブロック消去コマンドを送出するデータコントロールロジック回路と、前記コネクタを介して入力される連続する複数の論理ブロックのアドレスを、前記複数のフラッシュメモリデバイスに分散するように、前記複数のフラッシュメモリデバイスの物理ブロックのアドレスに割り付けて管理し、前記ブロック消去コマンドが前記コネクタを介して外部から入力されたときに、消去すべき物理ブロックが存在する前記フラッシュメモリデバイスのうち少なくとも2つが同時にビジー状態となる期間が存在するようにこれらフラッシュメモリデバイスに対してチップイネーブル信号を送出するアドレスコントロールロジック回路とを具備することを特徴とするフラッシュメモリカード。
IPC (4件)：
G06F 12/00 550 ,  G06K 19/07 ,  G11C 5/00 302 ,  G11C 16/06
FI (4件)：
G06F 12/00 550 A ,  G11C 5/00 302 Z ,  G06K 19/00 N ,  G11C 17/00 309 J
引用特許：
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM