特許
J-GLOBAL ID:200903045669273702

直列半導体スイッチ装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2005-280243
公開番号(公開出願番号):特開2007-097261
出願日: 2005年09月27日
公開日(公表日): 2007年04月12日
要約:
【課題】単位スイッチ回路に過電圧が発生する状態となったとき、過電圧を抑制すると共に、全直列スイッチング素子を保護することにある。【解決手段】直列接続されるスイッチング素子1iと、当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路5iとを有する単位スイッチ回路7iを、少なくとも2つ以上直列に接続した直列半導体スイッチ装置において、単位スイッチ回路7iごとに並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段8iと、過電圧抑制手段の導通時に流れる電流を検出する電流検出手段9iと、これら電流検出手段の何れか1つから電流検出信号を受信すると、停止指令を出力する素子異常検出手段21と、停止指令を受けたとき、全スイッチング素子をオフするスイッチング素子オフ手段23とを設けた直列半導体スイッチ装置である。【選択図】図1
請求項(抜粋):
スイッチング素子と、このスイッチング素子と並列に接続され当該スイッチング素子のオン,オフに伴って発生する過渡的な電圧上昇を抑制するスナバ回路とで構成される単位スイッチ回路を、少なくとも2つ以上直列に接続した直列半導体スイッチ装置において、 前記単位スイッチ回路ごとにそれぞれ並列に接続され、所定の電圧が印加されたときに導通し、過電圧を抑制する過電圧抑制手段と、 各過電圧抑制手段と直列に接続され、当該過電圧抑制手段の導通時に流れる電流を検出する電流検出手段と、 前記単位スイッチ回路ごとに設けられた前記電流検出手段のうち、何れか1つの電流検出手段から電流検出信号を受信すると、停止指令を出力する素子異常検出手段と、 この停止指令を受けたとき、前記全単位スイッチ回路の直列接続された前記全スイッチング素子をオフするスイッチング素子オフ手段と を備えたことを特徴とする直列半導体スイッチ装置。
IPC (1件):
H02M 1/00
FI (3件):
H02M1/00 J ,  H02M1/00 F ,  H02M1/00 C
Fターム (7件):
5H740AA04 ,  5H740AA10 ,  5H740BA11 ,  5H740BB01 ,  5H740HH03 ,  5H740MM03 ,  5H740MM06
引用特許:
出願人引用 (7件)
  • 玉網の柄
    公報種別:公開公報   出願番号:特願2002-104239   出願人:株式会社シマノ
  • 高電圧パルス発生装置
    公報種別:公開公報   出願番号:特願平3-256167   出願人:株式会社東芝
  • 特開昭58-165626
全件表示

前のページに戻る