特許

J-GLOBAL ID：200903045710197554

基板及びその作製方法

発明者： 坂口 清文 ,  佐藤 信彦
出願人/特許権者： キヤノン株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願平10-072007
公開番号（公開出願番号）：特開平10-326883
出願日： 1998年03月20日
公開日（公表日）： 1998年12月08日
要約：

【要約】【課題】 高品質SOIウエハの制御性、生産性、経済性に優れた作製方法とそれによって作製されたウエハを提供する。【解決手段】 貼り合わせによって作製するウエハにおいて、第1の基体2と第2の基体15を貼り合わせた後に、第1の基体の主面側に形成した第1の層12と第2の層13との界面で第1の基体から第2の基体を分離し、第2の層13を第2の基体15上に移設する。この時、第1の層と第2の層との界面で分離位置を規定する方法として、多孔質Si層の多孔度を変える方法、多孔質Siの孔の凝集で分離しやすい面を作る方法、界面にイオン注入する方法、ヘテロエピタキシャル界面を利用する方法を用いる。

請求項（抜粋）：

第1の層と、前記第1の層上に隣接して設けられた第2の層と、を有する第1の基体を用意する工程と、前記第1の基体と、第2の基体と、を貼り合わせる工程と、前記第1の基体と前記第2の基体とを分離して、前記第2の層を前記第2の基体に移す工程と、を含む基板の作製方法において、前記第1及び第2の基体を、前記第1の層と前記第2の層との界面において、分離することを特徴とする基板の作製方法。

引用特許：

審査官引用 (2件)

• 薄膜半導体の製造方法
  公報種別：公開公報   出願番号：特願平8-234490   出願人：ソニー株式会社
• 薄膜半導体基板の表面処理方法
  公報種別：公開公報   出願番号：特願平9-038848   出願人：三菱マテリアルシリコン株式会社, 三菱マテリアル株式会社