特許

J-GLOBAL ID：200903045721564818

クロック発生回路

発明者： 曽根田 光生
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平10-265457
公開番号（公開出願番号）：特開2000-101424
出願日： 1998年09月18日
公開日（公表日）： 2000年04月07日
要約：

【要約】【課題】 半導体装置の動作クロック信号をわずかに遷移させることにより、クロック信号のスペクトラム拡散を実現でき、電磁波輻射を低減できるクロック発生回路を実現する。【解決手段】 PLL回路において位相比較器10は入力した基準クロック信号SINと分周器50からの分周信号SD との位相を比較し、これらの信号の位相差に応じてアップダウン信号SUDを出力し、ローパスフィルタ20はその高周波成分を除去し、低周波成分からなる信号SL を出力する。直流増幅器30aは信号SL に周波数制御信号SC1に応じたバイアス信号を加えた制御信号SV を生成し、VCO40に供給し、VCO40は制御信号SV により設定した周波数で発振し、周波数制御信号SC1に応じて周波数が遷移するクロック信号CKO を発生し、動作クロック信号として半導体装置に供給する。

請求項（抜粋）：

入力されたクロック信号を積分し、当該クロック信号の立ち上がりおよび立ち下がりにおける時間に対するレベル変化の傾きを緩やかにした積分クロック信号を出力する積分回路と、上記入力クロック信号より低い周波数でレベルを変化する周波数制御信号に応じて上記積分クロック信号をレベル制限し、周波数が上記周波数制御信号に従って変化する第2のクロック信号を出力するリミッタ回路と、上記第2のクロック信号を所定の逓倍比で周波数逓倍したクロック信号を出力する周波数逓倍回路とを有するクロック発生回路。

IPC (3件)：

H03L 7/08 ,  H03B 1/04 ,  H03L 7/093

FI (3件)：

H03L 7/08 G ,  H03B 1/04 ,  H03L 7/08 E

Fターム (19件)：

5J106AA04 ,  5J106BB08 ,  5J106BB10 ,  5J106CC01 ,  5J106CC21 ,  5J106CC52 ,  5J106DD02 ,  5J106DD04 ,  5J106DD05 ,  5J106DD32 ,  5J106FF06 ,  5J106HH02 ,  5J106HH03 ,  5J106KK24 ,  5J106KK26 ,  5J106PP05 ,  5J106QQ03 ,  5J106RR01 ,  5J106RR11

引用特許：

審査官引用 (3件)

• 特開昭61-024321
  
• 周波数シンセサイザ
  公報種別：公開公報   出願番号：特願平8-142772   出願人：富士通株式会社
• 拡散スペクトル・クロック生成装置
  公報種別：公開公報   出願番号：特願平8-122172   出願人：レックスマーク・インターナショナル・インコーポレーテツド