特許

J-GLOBAL ID：200903045904270325

半導体記憶装置

発明者： 竹内 健 ,  田中 智晴
出願人/特許権者： 株式会社東芝
代理人 (6件)： 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  村松 貞男 ,  橋本 良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-178556
公開番号（公開出願番号）：特開2004-030897
出願日： 2003年06月23日
公開日（公表日）： 2004年01月29日
要約：

【課題】消去後のメモリセルの閾値電圧が所定の電圧以下に低下することがあり、誤書き込みが生じることがあった。【解決手段】ビット線BLE、BLOにはトランジスタQNH3、QNL1を介して第1のセンスラッチ回路S/L1が接続されるとともに、トランジスタQNH4、QNL2を介して第2のセンスラッチ回路S/L2が接続される。メモリセルのデータを消去した後、過消去検知リードし、読み出したデータを第1のセンスラッチ回路S/L1にラッチする。このラッチデータより過消去セルの有無が検知し、過消去セルが有る場合、ソフト書き込みを行い閾値電圧を所定の範囲内に収束させる。【選択図】 図1

請求項（抜粋）：

メモリセルが複数個ずつ直列接続されたNAND型メモリセルを含むメモリセル部と、 前記メモリセルのデータを消去する消去手段と、 前記消去手段による消去後、前記メモリセルが過剰に消去されているかを調べる過消去検知手段と、 前記NAND型メモリセルの一端に接続された第1の信号線と、 前記NAND型メモリセルの他端に接続された第2の信号線と、 前記第1の信号線に接続され、前記メモリセルの閾値電圧を読み出す読み出し手段と、 を具備し、 前記読み出し手段は、 前記第1の信号線と第1のノードを接続する第1のスイッチと、 前記第1のノードの電位を検出するセンスアンプと、 一端が第1のノードに接続され、他端が第2のノードに接続されたキャパシタとを具備し、 前記第2のノードに印加される電位は、前記センスアンプが前記第1のノードの電位をセンスする際に変化されることを特徴とする半導体記憶装置。

IPC (7件)：

G11C16/02 ,  G11C16/06 ,  H01L21/8247 ,  H01L27/10 ,  H01L27/115 ,  H01L29/788 ,  H01L29/792

FI (7件)：

G11C17/00 612A ,  H01L27/10 481 ,  G11C17/00 612D ,  G11C17/00 634C ,  G11C17/00 612B ,  H01L27/10 434 ,  H01L29/78 371

Fターム (27件)：

5B025AD05 ,  5B025AD08 ,  5B025AE08 ,  5F083EP02 ,  5F083EP23 ,  5F083EP33 ,  5F083EP34 ,  5F083EP76 ,  5F083GA15 ,  5F083JA36 ,  5F083LA03 ,  5F083LA04 ,  5F083LA05 ,  5F083LA06 ,  5F083LA07 ,  5F083LA09 ,  5F083NA02 ,  5F083ZA21 ,  5F101BA01 ,  5F101BB05 ,  5F101BD02 ,  5F101BD10 ,  5F101BD22 ,  5F101BD34 ,  5F101BD36 ,  5F101BD37 ,  5F101BF05

引用特許：

審査官引用 (2件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平9-067829   出願人：シャープ株式会社
• 不揮発性半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-248452   出願人：株式会社東芝