特許
J-GLOBAL ID：200903006393575763

不揮発性半導体記憶装置

発明者：
ヘミンク・ゲルトヤン

ヘミンク・ゲルトヤン について

, 
田中 智晴

田中 智晴 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平6-248452
公開番号（公開出願番号）：特開平8-087895
出願日： 1994年09月17日
公開日（公表日）： 1996年04月02日
要約：
【要約】【目的】 メモリセルの書込み特性のばらつきに起因する書込みベリファイ回数の増加を抑制し、書込み時間の短縮をはかり得るEEPROMを提供すること。【構成】 Si基板1上に浮遊ゲート4と制御ゲート6を積層し、電気的書替え可能としたメモリセルが2次元配置されたメモリセルアレイと、基板1とゲート6の間に消去パルスを印加する消去機構と、基板1とゲート6の間に消去パルスと逆極性の低い電圧の事前書込みパルスを印加する事前書込み機構と、事前書込みパルス印加後の状態を検知するしきい値ベリファイ機構と、基板1とゲート6の間に消去パルスと逆極性の高い電圧の書込みパルスを印加する書込み機構とを備えたEEPROMであって、消去動作の後、事前書込み動作としきい値ベリファイ動作を、最も速く変動するメモリセルのしきい値が消去状態の所望の値に達するまで繰返し、次いで書込み動作によってデータ書込みを行うことを特徴とする。
請求項（抜粋）：
半導体層上に絶縁膜を介して電荷蓄積層と制御ゲートを積層して構成され、電気的書き替えを可能としたメモリセルがマトリクス状に配置されたメモリセルアレイと、前記メモリセルのデータ消去動作を行うため、前記制御ゲートと前記絶縁膜下との間に第1のしきい値変動電圧パルスを印加する第1のしきい値変動手段と、消去状態にある前記メモリセルのしきい値を変動させるため、前記制御ゲートと前記絶縁膜下との間に第1のしきい値変動電圧パルスと逆極性の第2のしきい値変動電圧パルスを印加する第2のしきい値変動手段と、前記メモリセルの第2のしきい値変動電圧パルス印加後の状態を検知するしきい値ベリファイ手段と、前記メモリセルのデータ書き込み動作を行うため、前記制御ゲートと前記絶縁膜下との間に第2のしきい値変動電圧パルスと同極性かつ第2のしきい値変動電圧パルスに比べ電圧の高い第3のしきい値変動電圧パルスを印加する第3のしきい値変動手段とを備え、第1のしきい値変動手段による消去動作の後、第2のしきい値変動手段によるしきい値変動動作としきい値ベリファイ手段によるしきい値ベリファイ動作を、第3のしきい値変動手段によって最も速く変動するメモリセルのしきい値が消去状態の所望の値に達するまで繰り返し、次いで第3のしきい値変動手段によるしきい値変動動作によってデータ書き込みを行うことを特徴とする不揮発性半導体記憶装置。
IPC (5件)：
G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792
FI (4件)：
G11C 17/00 510 D ,  G11C 17/00 530 A ,  H01L 27/10 434 ,  H01L 29/78 371
引用特許：
出願人引用 (8件)
全件表示
審査官引用 (11件)
全件表示

前のページに戻る

TOP

BOTTOM