特許
J-GLOBAL ID:200903045939475060

コンピュータ

発明者:
出願人/特許権者:
代理人 (1件): 高橋 詔男 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-338230
公開番号(公開出願番号):特開2000-163268
出願日: 1998年11月27日
公開日(公表日): 2000年06月16日
要約:
【要約】【課題】 BIOSのデータの書き換えに失敗しても、次回の起動時にシステムを正常に起動することが可能なコンピュータを提供することにある。【解決手段】 CPUCは、起動時にFlashRom1内に記憶されているBIOSデータに従った処理により、記憶部M等に対するアクセスが可能となる。FlashRom1は、コンピュータの起動時にコンピュータの入出力装置の基本的な設定処理を行うBIOSデータが記憶されている。NVRAM2は、読み書き可能な不揮発性メモリであり、FlashRom1内の有効なBIOSデータを示す情報を保存している。アドレス変換制御部3は、NVRAM2に格納されている情報に基づきFlashRom1のBIOSデータの記憶領域を示すアドレスに変換する。NVRAM2に格納されている情報は、どのBIOSデータで立ち上がっているかを示すValidフラグ21と、BIOSデータの書換えが正常に終了したか否かを示すUpdateフラグ22とで構成されている。
請求項(抜粋):
複数の制御信号を出力し、コンピュータのシステム制御を行うCPUと、システムを起動するBIOSデータを記憶する複数の領域を有する第一の記憶手段と、前記BIOSデータの起動情報を記憶する第二の記憶手段と、前記制御信号と前記起動情報とに基づき、前記コンピュータを起動するBIOSデータが記憶されている領域を選択する選択手段とを具備することを特徴とするコンピュータ。
IPC (3件):
G06F 9/445 ,  G06F 9/06 540 ,  G06F 12/16 310
FI (3件):
G06F 9/06 420 S ,  G06F 9/06 540 M ,  G06F 12/16 310 M
Fターム (12件):
5B018GA04 ,  5B018HA03 ,  5B018KA14 ,  5B018MA40 ,  5B018NA06 ,  5B018QA20 ,  5B076AA01 ,  5B076AA20 ,  5B076AC05 ,  5B076BB17 ,  5B076CA06 ,  5B076EB01
引用特許:
審査官引用 (4件)
  • BIOS制御方式
    公報種別:公開公報   出願番号:特願平8-150705   出願人:株式会社日立製作所
  • BIOSの書き換え制御回路
    公報種別:公開公報   出願番号:特願平6-206357   出願人:株式会社日立製作所, 日立京葉エンジニアリング株式会社
  • BIOS書き換え方式
    公報種別:公開公報   出願番号:特願平8-350099   出願人:日本電気株式会社
全件表示

前のページに戻る