特許
J-GLOBAL ID：200903045990282152

半導体素子およびその製造方法

発明者：
櫛部 光弘

櫛部 光弘 について

, 
藤本 英俊

藤本 英俊 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-355696
公開番号（公開出願番号）：特開2000-183460
出願日： 1998年12月15日
公開日（公表日）： 2000年06月30日
要約：
【要約】【課題】 基板とバッファー層の界面で反射した強い光がデバイスの発光領域や能動領域にに戻る影響を低減すること。【解決手段】 (0001)面上に厚膜をはやした後に研磨、エッチングを行いあるいは(0001)面上に選択成長を行うことで(0001)面基板上に(0001)とことなる面を形成しその上にAlGaNを用いた素子を形成する。また基板に(11-2n)面等の高指数面のGaN、SiC,AlNを用いてその上にAlGaNを用いた素子を形成する。
請求項（抜粋）：
特異結晶面と略一致する表面を持つ絶縁体あるいは半導体あるいは導電体基板上に、基板と結晶構造或は格子定数が異なる層が二層以上形成されており、基板と基板直上の層がなす界面と、少なくとも基板以外の2つの層の間の界面の一部分とが平行でないことを特徴とする半導体素子。
IPC (10件)：
H01S 5/30 ,  H01S 5/22 ,  H01S 5/323 ,  H01L 29/205 ,  H01L 21/331 ,  H01L 29/73 ,  H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 33/00
FI (7件)：
H01S 3/18 670 ,  H01S 3/18 662 ,  H01S 3/18 673 ,  H01L 33/00 C ,  H01L 29/205 ,  H01L 29/72 ,  H01L 29/80 H
Fターム (49件)：
5F003AZ01 ,  5F003BB90 ,  5F003BF06 ,  5F003BG06 ,  5F003BJ16 ,  5F003BM03 ,  5F003BP11 ,  5F003BP32 ,  5F003BZ03 ,  5F041AA06 ,  5F041CA05 ,  5F041CA33 ,  5F041CA34 ,  5F041CA40 ,  5F041CA46 ,  5F041CA65 ,  5F041CA74 ,  5F073AA11 ,  5F073AA21 ,  5F073AA55 ,  5F073AA74 ,  5F073CA07 ,  5F073CB02 ,  5F073CB05 ,  5F073CB07 ,  5F073DA05 ,  5F073DA23 ,  5F073DA24 ,  5F102FA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GK04 ,  5F102GK08 ,  5F102GK09 ,  5F102GL02 ,  5F102GL04 ,  5F102GL09 ,  5F102GM04 ,  5F102GN04 ,  5F102GQ01 ,  5F102GR01 ,  5F102GR03 ,  5F102GT02 ,  5F102GT06 ,  5F102HC01 ,  5F102HC15
引用特許：
審査官引用 (2件)

前のページに戻る

TOP

BOTTOM