特許
J-GLOBAL ID：200903046063288344

半導体集積回路装置

発明者：
小島 敏明

小島 敏明 について


出願人/特許権者：
ローム株式会社

ローム株式会社 について


代理人 (1件)： 紋田 誠 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-056899
公開番号（公開出願番号）：特開2003-258200
出願日： 2002年03月04日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】 高濃度化されたウエル領域に形成されるESD保護トランジスタのTLP特性を改善して、ESD保護性能を確保することができるESD保護用トランジスタを有するICを提供すること。【解決手段】 GG型NMOSトランジスタのドレイン領域と基板コンタクト領域との間に形成される絶縁用溝を、そのドレイン領域などが形成されるP型ウエルの厚みより深くし、P型基板に達するように構成する。これにより、GGMOSトランジスタの寄生BJTを動作し易くして、ESD保護性能を向上する。
請求項（抜粋）：
第1導電型基板に形成された第1導電型ウエルと、この第1導電型ウエル中に形成された第2導電型のソース領域と、前記第1導電型ウエル中に前記ソース領域とチャネル領域を隔てて形成された第2導電型のドレイン領域と、前記第1導電型ウエル中であって、少なくとも前記ドレイン領域に対して前記チャネル領域と逆側に形成された第1導電型の基板コンタクト領域と、前記チャネル領域の上方に絶縁して形成されたゲートと、少なくとも前記ドレイン領域と前記基板コンタクト領域との間に、前記第1導電型ウエルの厚みを越えて前記第1導電型基板に達する深さの絶縁用溝と、を備えるESD保護用トランジスタを有することを特徴とする半導体集積回路装置。
IPC (4件)：
H01L 27/06 311 ,  H01L 27/06 ,  H01L 21/822 ,  H01L 27/04
FI (3件)：
H01L 27/06 311 C ,  H01L 27/06 311 B ,  H01L 27/04 H
Fターム (16件)：
5F038BH07 ,  5F038BH13 ,  5F038EZ13 ,  5F038EZ20 ,  5F048AA02 ,  5F048AC03 ,  5F048AC10 ,  5F048BA01 ,  5F048BE02 ,  5F048BE03 ,  5F048BE09 ,  5F048BF17 ,  5F048BG13 ,  5F048CC06 ,  5F048CC08 ,  5F048CC13
引用特許：
出願人引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平10-075179   出願人：日本電気株式会社
  • CMOS半導体装置
    公報種別：公開公報   出願番号：特願平11-011988   出願人：株式会社東芝
審査官引用 (2件)
  • 半導体装置
    公報種別：公開公報   出願番号：特願平10-075179   出願人：日本電気株式会社
  • CMOS半導体装置
    公報種別：公開公報   出願番号：特願平11-011988   出願人：株式会社東芝

前のページに戻る

TOP

BOTTOM