特許
J-GLOBAL ID：200903046065029540
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
煤孫 耕郎
公報種別：公開公報
出願番号（国際出願番号）：特願平6-035474
公開番号（公開出願番号）：特開平7-221099
出願日： 1994年02月08日
公開日（公表日）： 1995年08月18日
要約：
【要約】【目的】 スタック容量型DRAMメモリで問題となるセルアレイ領域と周辺領域の間の層間絶縁膜の段差を除去し、平坦な層間絶縁膜を形成する際、過剰な研磨が起り容量部が研磨されるのを防止することを目的とする。【構成】 スタック容量の上部に研磨のストッパー膜(20)を配置し、ストッパー膜(20)が露出した時点で研磨を停止する。このストッパー膜がスタック容量上に配置されているので容量部は研磨されることがなく、層間絶縁膜の平坦化が可能と成る。
請求項（抜粋）：
半導体基板の表面主領域に所定の高さを有する素子もしくは配線の配列が存在する構造において、該素子もしくは配線の配列の少なくとも上部に、層間絶縁膜よりも研磨加工速度の著しく小さい停止層を設ける工程と、前記停止層の上部を含む表面に層間絶縁膜を堆積する工程と、前記停止層が露出するまで研磨除去し、平坦面を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/3205
, H01L 21/768
, H01L 21/8242
, H01L 27/108
H01L 21/88 K
, H01L 21/90 M
, H01L 27/10 325 C
