特許

J-GLOBAL ID：200903046105453600

接点の製作方法とその接点を持つ電子部品

発明者： マントル・ジークフリート ,  ツァオ・クィン-タイ
出願人/特許権者： フォルシュングスツェントルム・ユーリッヒ・ゲゼルシャフト・ミット・ベシュレンクテル・ハフツング
代理人 (3件)： 江崎 光史 ,  奥村 義道 ,  鍛冶澤 實
公報種別：公表公報
出願番号（国際出願番号）：特願2006-520656
公開番号（公開出願番号）：特表2007-534136
出願日： 2004年06月19日
公開日（公表日）： 2007年11月22日
要約：

この発明は、ケイ化物(5)などの第一の層とそれに隣接する層との間に、不活性化した境界面(6a,6b)を製作する方法に関する。この方法の間には、S、Se、Teなどの不活性化元素を、この層構造の中に組み入れるとともに、温度処理の間に、少なくとも第一の層の隣接層との境界面において濃縮させる。こうすることによって、ショットキー障壁を低下させるとともに、遷移域の仕事関数を調節すことに成功した。例えば、ソース接点とドレイン接点の両方又は一方のショットキー障壁が低い又はそれどころか負であるショットキー障壁MOSFETとスピントランジスターの素子を開示している。

請求項（抜粋）：

第一の層(5;25;35;45;55;65;75a,75b)とそれに隣接する層(1,21,31,41,71;57,67,77)との間に接点を製作する方法において、 不活性化元素を、第一の層(25;55)と隣接層(1;21;31;41)の両方又は一方の中又は上に、或いはこれらの層(34,54,64;68,71)の出発成分の中に、イオン注入によって組み入れるか、或いは析出によって堆積させることと、 この不活性化元素を、温度処理によって、少なくとも第一の層の隣接層との境界面(6a,6b;26a,26b;36a,36b;46a,46b;66a;76a,76b)において濃縮させることとを特徴とする方法。

IPC (3件)：

H01L 21/336 ,  H01L 29/786 ,  H01L 21/28

FI (5件)：

H01L29/78 616K ,  H01L29/78 616V ,  H01L29/78 622 ,  H01L29/78 617J ,  H01L21/28 301S

Fターム (43件)：

4M104AA01 ,  4M104AA09 ,  4M104BB19 ,  4M104BB20 ,  4M104BB21 ,  4M104BB22 ,  4M104BB25 ,  4M104BB26 ,  4M104BB28 ,  4M104BB39 ,  4M104CC01 ,  4M104CC03 ,  4M104DD26 ,  4M104DD82 ,  4M104DD84 ,  4M104GG09 ,  4M104HH17 ,  4M104HH20 ,  5F110AA03 ,  5F110AA08 ,  5F110BB13 ,  5F110CC01 ,  5F110EE05 ,  5F110EE30 ,  5F110EE31 ,  5F110EE41 ,  5F110EE47 ,  5F110EE48 ,  5F110FF02 ,  5F110GG01 ,  5F110GG02 ,  5F110GG03 ,  5F110GG25 ,  5F110GG42 ,  5F110HK05 ,  5F110HK25 ,  5F110HK32 ,  5F110HK40 ,  5F110HK41 ,  5F110HK42 ,  5F110HK50 ,  5F110QQ08 ,  5F110QQ11

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願2001-098494   出願人：株式会社東芝
• 半導体装置とその製造方法
  公報種別：公開公報   出願番号：特願2000-321206   出願人：セイコーエプソン株式会社