特許

J-GLOBAL ID：200903046150734695

薄膜トランジスタ

発明者： 蛯子 芳樹
出願人/特許権者： 富士通株式会社
代理人 (1件)： 土井 健二 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-151308
公開番号（公開出願番号）：特開2002-343976
出願日： 2001年05月21日
公開日（公表日）： 2002年11月29日
要約：

【要約】 (修正有)【課題】 薄膜トランジスタ(TFT)において、テーパー構造を残しつつ、テーパー構造に起因する寄生TFTの発生を防ぐことを可能とする。【解決手段】 ポリシリコンからなる薄膜を活性層14として有する薄膜トランジスタにおいて、活性層の端部のうち、ソース電極10からドレイン電極11を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極12が重畳する領域が、テーパー状の構造部を有し、当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有するようにする。

請求項（抜粋）：

ポリシリコンからなる薄膜を活性層として有する薄膜トランジスタにおいて、活性層の端部のうち、ソース電極からドレイン電極を望む方向と一致する方向に沿って存在する端部の領域であって、少なくとも前記ポリシリコン活性層上にあるゲート電極が重畳する領域が、テーパー状の構造部を有し、当該構造部において、ドーパントの濃度が、活性層の上部から下部に向かう方向に、漸次、もしくは段階的に、増加する構造を有する薄膜トランジスタ。

FI (2件)：

H01L 29/78 618 F ,  H01L 29/78 618 C

Fターム (18件)：

5F110AA08 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE03 ,  5F110EE44 ,  5F110GG02 ,  5F110GG13 ,  5F110GG22 ,  5F110GG25 ,  5F110GG32 ,  5F110GG37 ,  5F110HJ01 ,  5F110HJ12 ,  5F110HJ23 ,  5F110PP03 ,  5F110QQ04

引用特許：

審査官引用 (3件)

• 薄膜半導体装置およびその作製方法
  公報種別：公開公報   出願番号：特願平5-343949   出願人：株式会社半導体エネルギー研究所
• 半導体装置の作製方法
  公報種別：公開公報   出願番号：特願平11-004755   出願人：株式会社半導体エネルギー研究所
• N型MOSFET及びその製造方法
  公報種別：公開公報   出願番号：特願平9-174305   出願人：松下電工株式会社