特許
J-GLOBAL ID:200903046352424140

半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 梅田 勝
公報種別:公開公報
出願番号(国際出願番号):特願平8-293547
公開番号(公開出願番号):特開平10-144923
出願日: 1996年11月06日
公開日(公表日): 1998年05月29日
要約:
【要約】【課題】 高性能で且つ信頼性の高い薄膜半導体装置を実現する。【解決手段】 絶縁表面を有する基板上に形成された結晶性を有するケイ素膜を用い、該ケイ素膜に活性領域が構成されたMOS型半導体装置であって、前記活性領域は、その最表面が薄膜エッチングされた後、大気中に曝すことなく、上層の絶縁膜でカバーされ形成されたことを特徴とする。
請求項(抜粋):
絶縁表面を有する基板上に形成された結晶性を有するケイ素膜を用い、該ケイ素膜に活性領域が構成されたMOS型半導体装置であって、前記活性領域は、ケイ素膜の最表面が薄膜エッチングされた後、大気中に曝すことなく、上層の絶縁膜でカバーされ形成されたことを特徴とする半導体装置の製造方法。
IPC (2件):
H01L 29/786 ,  H01L 21/336
FI (4件):
H01L 29/78 627 G ,  H01L 29/78 612 B ,  H01L 29/78 613 A ,  H01L 29/78 627 C
引用特許:
審査官引用 (4件)
  • 半導体素子の製造方法
    公報種別:公開公報   出願番号:特願平4-059231   出願人:富士ゼロックス株式会社
  • 特開昭62-262431
  • 薄膜半導体集積回路
    公報種別:公開公報   出願番号:特願平6-156515   出願人:株式会社半導体エネルギー研究所
全件表示

前のページに戻る