特許
J-GLOBAL ID：200903012071675436
薄膜半導体集積回路
発明者：
,
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平6-156515
公開番号（公開出願番号）：特開平7-335904
出願日： 1994年06月14日
公開日（公表日）： 1995年12月22日
要約：
【要約】【目的】 アルミニウムを主成分とする材料によってゲイト電極・配線の形成された薄膜半導体集積回路を作製することを目的とする。【構成】 マトリクス領域と、その駆動回路の形成された領域を有するアルミニウムゲイトの薄膜トランジスタ集積回路において、島状の半導体薄膜に選択的に不純物領域を形成し、ついで、それを覆ってゲイト絶縁膜を形成する。さらに、前記不純物領域とそれに隣接するチャネル形成領域、およびゲイト絶縁膜を熱アニールもしくは光アニール処理をおこなうことによって、これらの領域自体の特性の向上とこれらの領域の境界の不連続性を無くす。以上の工程ののち、ゲイト電極を形成する。そして、マトリクス領域に設けられたゲイト配線の少なくとも上部配線との交差部に陽極酸化物を設け、上下ショートを防止する。
請求項（抜粋）：
絶縁表面上に形成された薄膜トランジスタを有する回路において、該回路はマトリクス領域と、該マトリクス領域を駆動するための周辺回路領域とに大別され、薄膜トランジスタのソース/ドレインはゲイト電極が形成される前に、不純物をイオン化して注入され、アニール処理されることによって形成され、前記マトリクス領域に存在するゲイト配線は、その上面および側面がゲイト配線の陽極酸化物被膜によって覆われており、前記周辺回路領域のゲイト配線は実質的に陽極酸化物被膜によって覆われていないことを特徴とする薄膜半導体集積回路。
IPC (3件)：
H01L 29/786
, G02F 1/136 500
, H01L 21/336
H01L 29/78 311 A
, H01L 29/78 311 P
