特許
J-GLOBAL ID:200903046442621344

表示装置

発明者:
出願人/特許権者:
代理人 (1件): 芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願平11-283179
公開番号(公開出願番号):特開2001-109398
出願日: 1999年10月04日
公開日(公表日): 2001年04月20日
要約:
【要約】【課題】 カソード電極の表示画面内における、抵抗の位置によるバラツキ増大により表示画面の品位が低下する。【解決手段】 カソード電極本体部から延長して設けられた延長部と、カソードバイアス入力端子との接続面積を大にすることにより接続による抵抗増加を防止する。
請求項(抜粋):
複数のゲートラインと、該ゲートラインに直交して設けられたドレインラインとで区画された画素領域を有し、該画素領域には第1のTFTと第2のTFTと保持容量とアノード電極、カソード電極、有機EL層とで構成されるEL発光素子とが配置されたアクティブ型表示装置に於いて、カソード電極は少なくとも表示領域を覆って一部は該表示領域から延長して配置され外部入力端子群の内カソードバイアス入力端子と接続されたことを特徴とする表示装置。
IPC (2件):
G09F 9/30 338 ,  H05B 33/26
FI (2件):
G09F 9/30 338 ,  H05B 33/26 Z
Fターム (19件):
3K007AB05 ,  3K007AB11 ,  3K007BA06 ,  3K007CA01 ,  3K007CC05 ,  3K007DA02 ,  5C094AA21 ,  5C094AA53 ,  5C094AA55 ,  5C094BA03 ,  5C094BA29 ,  5C094CA19 ,  5C094DA09 ,  5C094DB02 ,  5C094EA03 ,  5C094EA04 ,  5C094EA07 ,  5C094EB02 ,  5C094FB12
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る