特許
J-GLOBAL ID:200903046808712186
非結晶性炭素膜を犠牲ハードマスクとして用いる半導体素子の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
工藤 一郎
公報種別:公開公報
出願番号(国際出願番号):特願2005-170855
公開番号(公開出願番号):特開2006-041486
出願日: 2005年06月10日
公開日(公表日): 2006年02月09日
要約:
【課題】 本発明は、犠牲ハードマスクのエッチング選択比を増加させ、パターン変形を最小化できる半導体素子の製造方法を提供すること。【解決手段】 本発明は、被エッチング層上に犠牲ハードマスク用の非結晶性炭素膜を形成するステップと、該犠牲ハードマスク用の非結晶性炭素膜上にフォトレジストパターンを形成するステップと、該フォトレジストパターンをエッチングマスクとして前記犠牲ハードマスク用の非結晶性炭素膜をエッチングし、犠牲ハードマスクを形成するステップと、少なくとも前記犠牲ハードマスクをエッチングマスクとして前記被エッチング層をエッチングし、所定のパターンを形成するステップとを含む。【選択図】 図8A
請求項(抜粋):
被エッチング層上に犠牲ハードマスク用の非結晶性炭素膜を形成するステップと、
該犠牲ハードマスク用の非結晶性炭素膜上にフォトレジストパターンを形成するステップと、
該フォトレジストパターンをエッチングマスクとして前記犠牲ハードマスク用の非結晶性炭素膜をエッチングし、犠牲ハードマスクを形成するステップと、
少なくとも前記犠牲ハードマスクをエッチングマスクとして前記被エッチング層をエッチングし、所定のパターンを形成するステップと
を含むことを特徴とする半導体素子の製造方法。
IPC (9件):
H01L 21/306
, G03F 7/11
, G03F 7/40
, H01L 21/321
, H01L 21/768
, H01L 23/522
, H01L 21/824
, H01L 27/108
, H01L 21/027
FI (7件):
H01L21/302 105A
, G03F7/11 503
, G03F7/40 521
, H01L21/88 D
, H01L21/90 J
, H01L27/10 621C
, H01L21/30 570
Fターム (74件):
2H025AB16
, 2H025AC08
, 2H025DA40
, 2H025FA41
, 2H096AA25
, 2H096CA05
, 2H096EA05
, 2H096HA23
, 2H096JA04
, 5F004BB07
, 5F004CA02
, 5F004DA00
, 5F004DA01
, 5F004DA04
, 5F004DA11
, 5F004DA15
, 5F004DA16
, 5F004DA23
, 5F004DA26
, 5F004DA29
, 5F004DB00
, 5F004DB08
, 5F004DB09
, 5F004DB10
, 5F004DB13
, 5F004DB15
, 5F004DB23
, 5F004EA03
, 5F004EA04
, 5F004EA05
, 5F004EA07
, 5F004EA22
, 5F004EB01
, 5F004EB03
, 5F033HH04
, 5F033HH18
, 5F033HH19
, 5F033HH33
, 5F033JJ04
, 5F033JJ18
, 5F033JJ19
, 5F033JJ33
, 5F033KK01
, 5F033KK04
, 5F033KK18
, 5F033KK19
, 5F033KK33
, 5F033MM05
, 5F033MM13
, 5F033NN01
, 5F033NN07
, 5F033QQ04
, 5F033QQ08
, 5F033QQ09
, 5F033QQ12
, 5F033QQ15
, 5F033QQ23
, 5F033QQ26
, 5F033QQ27
, 5F033QQ28
, 5F033QQ35
, 5F033QQ37
, 5F033RR04
, 5F033RR06
, 5F033SS04
, 5F033VV16
, 5F033XX00
, 5F033XX28
, 5F046LA18
, 5F083AD24
, 5F083MA03
, 5F083MA06
, 5F083MA17
, 5F083NA08
引用特許:
前のページに戻る