特許
J-GLOBAL ID：200903046858037862

データ記憶システムおよび方法

発明者：
ブライアン・ホーナング

ブライアン・ホーナング について

, 
ケイス・ダブリュー・シャウ

ケイス・ダブリュー・シャウ について

, 
ポール・エフ・ボーグル

ポール・エフ・ボーグル について


出願人/特許権者：
ヒューレット・パッカード・カンパニー

ヒューレット・パッカード・カンパニー について


代理人 (1件)： 上野 英夫
公報種別：公開公報
出願番号（国際出願番号）：特願2001-329766
公開番号（公開出願番号）：特開2002-182977
出願日： 2001年10月26日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】 連続的なバスアドレスに関連するデータ値およびチェックサム値記憶がインタリーブ方式で発生するように、バスアドレスをメモリユニットアドレスにマップするデータ記憶システムおよび方法を提供する。【解決手段】 構造上、少なくとも1つのプロセッサにおける複数のメモリシステムとマッピングシステムとを利用する。メモリシステムの各々は、メモリとデータを記憶し検索するメモリコントローラとを有する。プロセッサは、データ値を書込む要求を送信する。これら要求は、バスアドレスを含む。マッピングシステムは、バスアドレスを、上述したメモリユニットアドレス等のメモリアドレスにマップする。マッピングシステムは、連続したバスアドレスからマップされるメモリアドレスが複数のメモリシステムにわたってインタリーブされるように、連続したバスアドレスをマップする。
請求項（抜粋）：
処理システム(50)であって、各々が、メモリ(85a〜85d)とデータを記憶し検索するメモリコントローラ(82a〜82d)とを有するメモリシステム(59a〜59d)と、バスアドレスを含む、データ値を書込む要求を、送信するように構成された少なくとも1つのプロセッサ(62)と、各々が前記メモリシステム(59a〜59d)のうちの1つのメモリロケーションを識別するメモリアドレスに、前記バスアドレスをマップするように構成され、バスアドレスの連続するセットをマップすることにより、該バスアドレスの連続するセットからマップされるメモリアドレスが複数の前記メモリシステム(59a〜59d)にわたってインタリーブされるように構成され、さらに、前記書込み要求に応じて、前記複数のメモリシステム(59a〜59d)の各々を識別する複数のチェックサムシステム識別子を識別するように構成され、該チェックサムシステム識別子を利用して前記データ値に基づいて更新されるチェックサム値のロケーションを識別するように構成された、マッピングシステム(68)と、を具備する処理システム。
IPC (3件)：
G06F 12/06 540 ,  G06F 12/14 310 ,  G06F 12/16 320
FI (3件)：
G06F 12/06 540 C ,  G06F 12/14 310 J ,  G06F 12/16 320 B
Fターム (7件)：
5B017AA01 ,  5B017BA02 ,  5B017CA01 ,  5B018GA04 ,  5B018HA13 ,  5B018MA01 ,  5B060HA05
引用特許：
出願人引用 (5件)
全件表示
審査官引用 (5件)
全件表示

前のページに戻る

TOP

BOTTOM