特許
J-GLOBAL ID:200903047193369172

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 和泉 良彦 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-025080
公開番号(公開出願番号):特開2002-231931
出願日: 2001年02月01日
公開日(公表日): 2002年08月16日
要約:
【要約】【課題】 アバランシェ降伏電流によるベース駆動回路の破壊を構造上回避する。【解決手段】 n型のコレクタ領域2の一主面に接してn+型のエミッタ領域3およびp型のベース領域8を形成し、エミッタ領域3およびベース領域8を囲むように環状をなしたp型のカソード領域9を主面に接して形成し、カソード領域9をエミッタ領域2と同電位に保もち、カソード領域9を囲むように環状をなしたp型のガードリング領域20を形成する。
請求項(抜粋):
コレクタ領域である一導電型の半導体基体の一主面に接して前記コレクタ領域と同一導電型のエミッタ領域および前記コレクタ領域とは反対導電型のベース領域が形成された電流駆動型の半導体装置において、前記主面に接しかつ前記エミッタ領域および前記ベース領域に接しない前記反対導電型のカソード領域が形成され、前記カソード領域が前記エミッタ領域と同電位に保たれ、前記カソード領域が前記エミッタ領域および前記ベース領域を囲むように環状をなしていることを特徴とする半導体装置。
IPC (4件):
H01L 29/732 ,  H01L 21/331 ,  H01L 29/417 ,  H01L 29/80
FI (3件):
H01L 29/72 P ,  H01L 29/50 B ,  H01L 29/80 V
Fターム (28件):
4M104FF35 ,  4M104GG06 ,  4M104GG09 ,  4M104HH20 ,  5F003AP01 ,  5F003AP06 ,  5F003BA91 ,  5F003BA93 ,  5F003BB02 ,  5F003BC02 ,  5F003BE02 ,  5F003BF03 ,  5F003BH01 ,  5F003BH11 ,  5F003BH12 ,  5F003BH18 ,  5F003BJ12 ,  5F003BP46 ,  5F003BP94 ,  5F102FA01 ,  5F102FB01 ,  5F102GB02 ,  5F102GC07 ,  5F102GD04 ,  5F102GJ03 ,  5F102GL00 ,  5F102GL03 ,  5F102HC15
引用特許:
出願人引用 (5件)
  • 特開昭59-123262
  • 半導体装置
    公報種別:公開公報   出願番号:特願平4-096432   出願人:株式会社豊田自動織機製作所
  • 特開昭61-107773
全件表示
審査官引用 (5件)
  • 特開昭59-123262
  • 半導体装置
    公報種別:公開公報   出願番号:特願平4-096432   出願人:株式会社豊田自動織機製作所
  • 特開昭61-107773
全件表示

前のページに戻る