特許
J-GLOBAL ID：200903047243374539

埋め込まれた不揮発性メモリを備えた集積回路を製造する方法

発明者：
リ,チ-ナン,ビー

リ,チ-ナン,ビー について

, 
ホン,チェオン・エム

ホン,チェオン・エム について


出願人/特許権者：
フリースケール セミコンダクター インコーポレイテッド

フリースケール セミコンダクター インコーポレイテッド について


代理人 (6件)： 小野 新次郎 ,  社本 一夫 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  夫馬 直樹
公報種別：公表公報
出願番号（国際出願番号）：特願2008-555428
公開番号（公開出願番号）：特表2009-527900
出願日： 2007年01月05日
公開日（公表日）： 2009年07月30日
要約：
半導体デバイスの一部を形成する方法が、ゲートスタック(18)内で基板の上に横たわるゲートスタック層(20-28)をパターニングすることと;ゲートスタックに隣接して基板に浅いソース/ドレイン拡張インプラント領域(32)を形成するためにドーパントイオン(30)をインプラントすることと;ゲートスタック(18)の側壁に酸化物層(34)を形成するために第1の酸化条件でゲートスタック(18)を酸化することと;ゲートスタックの側壁に酸化物層(34)の更なる酸化物を形成するために第2の酸化条件でゲートスタックを酸化すること;を含む。第2の酸化条件は、第1の酸化条件とは異なる。
請求項（抜粋）：
埋め込まれた不揮発性メモリ(NVM)を形成する方法であって、 NVMゲートスタック内で基板の上に横たわるNVMゲートスタック層をパターニングするステップと、 前記NVMゲートスタックに隣接する基板において、浅いソース/ドレイン拡張インプラント領域を形成するようにドーパントイオンをインプラントするステップと、 前記NVMゲートスタックの側壁にNVM酸化層を形成するために、第1の酸化条件でNVMゲートスタックを酸化するステップと、 前記NVMゲートスタックの側壁に前記NVM酸化層の更なる酸化を形成するために、第2の酸化条件でNVMゲートスタックを酸化するステップと、を有し、前記第2の酸化条件が、前記第1の酸化条件と異なることを特徴とする方法。
IPC (5件)：
H01L 21/824 ,  H01L 27/115 ,  H01L 27/10 ,  H01L 29/788 ,  H01L 29/792
FI (3件)：
H01L27/10 434 ,  H01L27/10 481 ,  H01L29/78 371
Fターム (49件)：
5F083EP02 ,  5F083EP17 ,  5F083EP18 ,  5F083EP22 ,  5F083EP23 ,  5F083EP48 ,  5F083EP49 ,  5F083EP55 ,  5F083EP56 ,  5F083EP63 ,  5F083EP64 ,  5F083EP68 ,  5F083EP69 ,  5F083GA27 ,  5F083JA04 ,  5F083JA56 ,  5F083JA58 ,  5F083JA60 ,  5F083PR12 ,  5F083PR33 ,  5F083PR36 ,  5F083PR37 ,  5F083PR42 ,  5F083PR43 ,  5F083PR44 ,  5F083PR45 ,  5F083PR46 ,  5F083PR52 ,  5F083PR53 ,  5F083PR54 ,  5F083PR55 ,  5F083ZA05 ,  5F083ZA06 ,  5F083ZA07 ,  5F101BA29 ,  5F101BA36 ,  5F101BA45 ,  5F101BA54 ,  5F101BB02 ,  5F101BB05 ,  5F101BD05 ,  5F101BD07 ,  5F101BD09 ,  5F101BD14 ,  5F101BH03 ,  5F101BH08 ,  5F101BH09 ,  5F101BH16 ,  5F101BH21
引用特許：
審査官引用 (3件)
  • 電界効果装置
    公報種別：公表公報   出願番号：特願平8-514423   出願人：フィリップスエレクトロニクスネムローゼフェンノートシャップ
  • 半導体装置及びその製造方法
    公報種別：公開公報   出願番号：特願2001-125435   出願人：株式会社東芝
  • 特許第6528376号

前のページに戻る

TOP

BOTTOM