特許

J-GLOBAL ID：200903047288587037

ビット線スタッド毎に4つのノ-ドと2つの位相ワ-ド線レベルを有する61/4f2DRAMセル構造

発明者： アンドレアス ヒーケ
出願人/特許権者： シーメンス アクチエンゲゼルシヤフト
代理人 (1件)： 矢野 敏雄 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-280142
公開番号（公開出願番号）：特開2000-114496
出願日： 1999年09月30日
公開日（公表日）： 2000年04月21日
要約：

【要約】【課題】 所期のように角形の配向特性を備えたさらにコンパクトな配置構成を提供すること。【解決手段】 複数の第1のワード線と、複数の第2のワード線が含まれ、前記複数の第1のワード線は主として、前記複数の第2のワード線が主に延在している平面とは異なる平面内に延在するように構成する。

請求項（抜粋）：

半導体メモリにおいて、複数の第1のワード線と、複数の第2のワード線が含まれており、前記複数の第1のワード線は主として、前記複数の第2のワード線が主に延在している平面とは異なる平面内に延在していることを特徴とする、半導体メモリ。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

FI (4件)：

H01L 27/10 681 A ,  H01L 27/10 621 Z ,  H01L 27/10 625 Z ,  H01L 27/10 681 B

引用特許：

審査官引用 (5件)

• 特開平3-278573
  
• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平5-351870   出願人：新日本製鐵株式会社
• 高密度半導体記憶装置
  公報種別：公開公報   出願番号：特願平7-318648   出願人：新日本製鐵株式会社
• 特開平3-278573
  
• 特開平3-278573