特許
J-GLOBAL ID:200903047347544835
半導体基板の構造及び半導体装置
発明者:
,
,
出願人/特許権者:
,
代理人 (1件):
大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願2002-083343
公開番号(公開出願番号):特開2003-282570
出願日: 2002年03月25日
公開日(公表日): 2003年10月03日
要約:
【要約】【課題】 半導体基板上の半導体装置を形成する領域以外の、面積の大きい導電層領域のチャージアップによる異常放電現象を防止する。【解決手段】 半導体基板の構造を、面積の大きい導電層領域と半導体基板との間に電気的な接続をとる構造とした。
請求項(抜粋):
半導体基板の周辺部の半導体装置が形成されない領域において、前記領域に形成された導電層が、コンタクトホールを介して前記半導体基板と電気的に接続していることを特徴とする半導体基板の構造。
IPC (2件):
H01L 21/3205
, H01L 21/02
FI (2件):
H01L 21/02 Z
, H01L 21/88 S
Fターム (12件):
5F033HH04
, 5F033HH08
, 5F033HH19
, 5F033JJ01
, 5F033JJ04
, 5F033JJ08
, 5F033JJ19
, 5F033KK01
, 5F033LL04
, 5F033QQ09
, 5F033QQ37
, 5F033XX00
引用特許:
審査官引用 (5件)
-
特開平3-085730
-
半導体集積回路装置の製造方法
公報種別:公開公報
出願番号:特願2000-164914
出願人:株式会社日立製作所
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平5-080988
出願人:富士通株式会社
-
特開平3-085730
-
特開平3-085730
全件表示
前のページに戻る