特許

J-GLOBAL ID：200903047348045557

ATM通信ネットワーク及びその方法

発明者： ライアン・ランス・バッジャー ,  ケニス・ジェームズ・バーカー ,  ポール・ヘンリー・ニコルス ,  ラッセル・エバン・シュローター ,  ジョン・ケニス・ステイシー ,  マーク・クレイン・ウォーツキー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-184656
公開番号（公開出願番号）：特開平9-055755
出願日： 1996年07月15日
公開日（公表日）： 1997年02月25日
要約：

【要約】【課題】 アダプタとデバイス・ドライバとの相互動作を最小限とし、アダプタが異なるデータ源から同時にセルを受信しかつ複数のフレームを伝送できるATM通信ネットワークを提供する。【解決手段】 本願のATM通信ネットワークは、前記アダプタに含まれるアダプタ・プロセッサ及び制御メモリと、前記制御メモリ内に伝送制御レジスタ及び受信制御レジスタを構築する手段と、前記システム・メモリ内の受信準備リスト上にフレームとして記憶するべく前記ネットワークからデータ・セルを受信する手段と、前記受信準備リスト上のフレームを伝送のために識別する伝送準備キュー(TRQ)を前記制御メモリ内に構築する手段と、前記システム・メモリ内に伝送完了リスト(TCL)を構築する手段と、フレーム伝送完了を示しかつ前記TCLを更新する割込みを前記デバイス・ドライバに対して発生する手段とを有する。

請求項（抜粋）：

システム処理性能及びメモリ利用性を強化するべくデバイス・ドライバを含むシステム・プロセッサと、システム・メモリと、アダプタとがインタフェースにより互いに接続されたATM通信ネットワークにおいて、a)前記アダプタに含まれるアダプタ・プロセッサ及び制御メモリと、b)前記制御メモリ内に伝送制御レジスタ及び受信制御レジスタを構築する手段と、c)前記システム・メモリ内の受信準備リスト上にフレームとして記憶するべく前記ネットワークからデータ・セルを受信する手段と、d)前記受信準備リスト上のフレームを伝送のために識別する伝送準備キュー(TRQ)を前記制御メモリ内に構築する手段と、e)前記システム・メモリ内に伝送完了リスト(TCL)を構築する手段と、f)フレーム伝送完了を示しかつ前記TCLを更新する割込みを前記デバイス・ドライバに対して発生する手段とを有するATM通信ネットワーク。

IPC (2件)：

H04L 12/28 ,  H04Q 3/00

FI (2件)：

H04L 11/20 E ,  H04Q 3/00

引用特許：

審査官引用 (3件)

• 通信制御装置
  公報種別：公開公報   出願番号：特願平5-121209   出願人：キヤノン株式会社
• データパケツトのATMセル化方式
  公報種別：公開公報   出願番号：特願平3-327063   出願人：日本電信電話株式会社
• 通信制御処理装置
  公報種別：公開公報   出願番号：特願平7-075831   出願人：株式会社超高速ネットワーク・コンピュータ技術研究所