特許
J-GLOBAL ID：200903047680568180

半導体装置およびその製造方法

発明者：
平林 温夫

平林 温夫 について


出願人/特許権者：
富士電機株式会社

富士電機株式会社 について


代理人 (1件)： 篠部 正治
公報種別：公開公報
出願番号（国際出願番号）：特願平11-284236
公開番号（公開出願番号）：特開2000-315736
出願日： 1999年10月05日
公開日（公表日）： 2000年11月14日
要約：
【要約】【課題】小型化し、高いゲッタリング領域を有する高耐圧の半導体装置とそのの製造方法を提供する。【解決手段】SOI基板200上の島状に分離されたn形半導体層3にpチャネルMOSFET101とnチャネルMOSFET102が形成され、これらを取り囲むように、高濃度の不純物拡散領域10を形成する。この高濃度の不純物拡散領域10の表面濃度を1×1018cm-3から5×1020cm-3とすることで、ゲッタリング効果を有効に働かせる。
請求項（抜粋）：
半導体基板上に絶縁膜を介して半導体層を形成したSOI(Silocon On Insulator)基板で、該SOI基板の前記半導体層に半導体素子が形成される半導体装置において、半導体素子が形成される活性領域の回りに、表面濃度が1×1018原子/cm3 以上で5×1020原子/cm3 以下の不純物拡散領域を形成することを特徴とする半導体装置。
IPC (6件)：
H01L 21/8238 ,  H01L 27/092 ,  H01L 21/322 ,  H01L 27/08 331 ,  H01L 29/786 ,  H01L 21/336
FI (7件)：
H01L 27/08 321 B ,  H01L 21/322 R ,  H01L 21/322 X ,  H01L 27/08 331 E ,  H01L 29/78 621 ,  H01L 29/78 626 Z ,  H01L 29/78 627 Z
Fターム (32件)：
5F048AA01 ,  5F048AA05 ,  5F048AA07 ,  5F048AC01 ,  5F048AC03 ,  5F048BA16 ,  5F048BD04 ,  5F048BE00 ,  5F048BE01 ,  5F048BE03 ,  5F048BG12 ,  5F048BG14 ,  5F048BH01 ,  5F048BH05 ,  5F110AA04 ,  5F110AA13 ,  5F110BB04 ,  5F110CC02 ,  5F110DD05 ,  5F110DD13 ,  5F110FF02 ,  5F110GG02 ,  5F110GG12 ,  5F110GG22 ,  5F110GG32 ,  5F110GG37 ,  5F110GG52 ,  5F110GG60 ,  5F110HJ04 ,  5F110NN16 ,  5F110NN66 ,  5F110QQ28
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM