特許
J-GLOBAL ID:200903047684494122
パターン形成方法及び半導体装置の製造方法
発明者:
,
出願人/特許権者:
代理人 (1件):
大胡 典夫 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-067374
公開番号(公開出願番号):特開2000-269186
出願日: 1999年03月12日
公開日(公表日): 2000年09月29日
要約:
【要約】【課題】 ドライエッチングの進行に伴うエッチング速度の低下を抑え、被加工部材に対しよりアスペクト比の高いエッチングパターンの形成を行うことのできるパターン形成方法及び半導体装置の製造方法を提供することを目的とする。【解決手段】 本発明は、被加工部材2上にマスクパターン1を形成するマスク形成工程と、前記マスクパターン1を用いて被加工部材をドライエッチングにより所望の深さの凹部を形成するエッチング工程を行うにあたり、エッチング工程の途中に、ドライエッチングより生じたエッチング堆積物3を前記被加工部材2から剥離する剥離工程を行うことを特徴とするパターン形成方法である。
請求項(抜粋):
被加工部材上にマスクパターンを形成するマスク形成工程と、前記マスクパターンを用いてドライエッチングにより前記被加工部材に所望の深さの凹部を形成するエッチング工程を具備するパターン形成方法において、前記エッチング工程は、前記所望の深さ未満の深さまで前記被加工部材をエッチングする第1のエッチング工程と、前記第1のエッチング工程により生じたエッチング堆積物を前記被加工部材から剥離する剥離工程と、前記剥離工程後に前記所望の深さまで前記被加工部材をエッチングする第2のエッチング工程とを具備することを特徴とするパターン形成方法。
IPC (2件):
H01L 21/3065
, H01L 21/3213
FI (2件):
H01L 21/302 J
, H01L 21/88 D
Fターム (31件):
5F004AA09
, 5F004AA14
, 5F004BA04
, 5F004DA00
, 5F004DA01
, 5F004DA17
, 5F004DA18
, 5F004DA26
, 5F004DB01
, 5F004EA06
, 5F004EA07
, 5F004EA10
, 5F004EA28
, 5F004EB04
, 5F004EB05
, 5F004FA07
, 5F033HH08
, 5F033QQ07
, 5F033QQ08
, 5F033QQ09
, 5F033QQ11
, 5F033QQ13
, 5F033QQ14
, 5F033QQ19
, 5F033QQ28
, 5F033QQ76
, 5F033QQ85
, 5F033QQ93
, 5F033QQ94
, 5F033RR04
, 5F033TT06
引用特許: