特許
J-GLOBAL ID:200903047931603762

半導体装置とその製造方法

発明者:
出願人/特許権者:
代理人 (1件): 高橋 敬四郎 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平8-109966
公開番号(公開出願番号):特開平9-298196
出願日: 1996年04月30日
公開日(公表日): 1997年11月18日
要約:
【要約】【課題】 中間層としてSOG膜を含む層間絶縁層を有する半導体チップにおいて、層間絶縁層中のクラック発生を抑制できる半導体装置を提供することである。【解決手段】 本発明の半導体装置は、頂点で交わる辺によって画定される多角形状の表面を有する半導体チップ基板と、前記半導体チップ基板の表面上に形成され、前記辺よりも内側に外縁を有する第1の層間絶縁層と、前記頂点の近傍領域を除く前記第1の層間絶縁層の外縁を覆い導電性材料で形成された第1のシールリングと、前記第1の層間絶縁層上に形成され、塗布絶縁膜とその上下を覆い、互いに接する外周部を有する一対のCVD絶縁膜とを有し、前記辺よりも内側に外縁を有する第2の層間絶縁層と、前記第2の層間絶縁層の外縁、前記第1のシールリングで覆われていない前記第1の層間絶縁層の外縁を覆い、導電性材料で形成された第2のシールリングとを有する。
請求項(抜粋):
頂点で交わる辺によって画定される多角形状の表面を有する半導体チップ基板と、前記半導体チップ基板の表面上に形成され、前記辺よりも内側に外縁を有する第1の層間絶縁層と、前記頂点の近傍領域を除く前記第1の層間絶縁層の外縁を覆い導電性材料で形成された第1のシールリングと、前記第1の層間絶縁層上に形成され、塗布絶縁膜とその上下を覆い、互いに接する外周部を有する一対のCVD絶縁膜とを有し、前記辺よりも内側に外縁を有する第2の層間絶縁層と、前記第2の層間絶縁層の外縁、前記第1のシールリングで覆われていない前記第1の層間絶縁層の外縁を覆い、導電性材料で形成された第2のシールリングとを有する半導体装置。
IPC (3件):
H01L 21/316 ,  H01L 21/02 ,  H01L 21/3205
FI (3件):
H01L 21/316 M ,  H01L 21/02 Z ,  H01L 21/88 S
引用特許:
出願人引用 (5件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平5-046907   出願人:セイコーエプソン株式会社
  • 半導体装置
    公報種別:公開公報   出願番号:特願平5-117858   出願人:ヤマハ株式会社
  • 特開平2-077132
全件表示
審査官引用 (2件)
  • 半導体装置
    公報種別:公開公報   出願番号:特願平5-046907   出願人:セイコーエプソン株式会社
  • 半導体装置
    公報種別:公開公報   出願番号:特願平5-117858   出願人:ヤマハ株式会社

前のページに戻る