コンピュータシステムの安全保障性能向上用の安全保障形共同プロセッサ

発明者： ,
出願人/特許権者：
代理人 (1件)：石田敬 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願平10-535851
公開番号（公開出願番号）：特表2001-524229
出願日： 1998年02月10日
公開日（公表日）： 2001年11月27日
要約：

【要約】安全保障性能の向上させられたコンピュータのシステムの配置は、従来のコンピュータのシステムの構成に挿入された協働プロセッサ(10)および多重プロセッサ論理制御装置(38)を包含する。協働プロセッサおよび多重プロセッサ論理制御装置は従来のコンピュータシステムのCPUの間に介在させられCPUと協働するクリティカルな制御信号ラインの或るものを通過する制御信号を横取りし置換する。CPUは制御信号が再びCPUとコンピュータシステムの間を進行することを許容することにより解放される。CPU制御信号をコンピュータシステムの残余部分から隔離することは、多重プロセッサ論理制御装置(38)が正規のコンピュータシステムの作動に任意の時点で割込みを行うことを許容し、コンピュータシステムにおけるファームウェアまたはソフトウェアのデジタルなシグネチャを点検する。このようにして多重プロセッサ論理制御装置の配置は従来のコンピュータシステムのCPUを従来のコンピュータシステムの残余部分から隔離し、CPUについての個別の制御およびコンピュータシステムの残余の部分についての個別の制御を可能にする。

請求項（抜粋）：

コンピュータシステムの安全保障性能を向上させる方法であって、該コンピュータシステムは記憶装置と中央プロセッサ装置を包含し、該中央プロセッサ装置はそれぞれのアドレス信号、データ信号、およびそれらに結合される複数の制御信号を有し、第1の制御信号ラインを包含する制御信号ラインのそれぞれの複数の上において該中央プロセッサ装置へおよびそれから提供される該複数の制御信号は該複数の制御信号ラインの1つであり、該コンピュータシステムは該記憶装置に記憶される少くとも1つのクリティカルなプログラム区域を有し、該方法は、該中央プロセッサ装置からの該第1の制御信号ラインを非接続にし、それにより該第1の制御信号を実質的に横取りし、該第1の制御信号ラインに該第2の制御信号をさしはさむことにより、該第1の制御信号を該中央プロセッサ装置へおよびそれからの第2の制御信号で置換し、該記憶装置における該クリティカルなプログラム区域を検証し、そして、該クリティカルなプログラム区域が検証されると、該第1の制御信号ラインを該中央プロセッサ装置へ再接続する、コンピュータシステムの安全保障性能を向上させる方法。

IPC (2件)：

G06F 12/14 310 , G06F 1/00

FI (2件)：

G06F 12/14 310 A , G06F 9/06 660 J

引用特許：

審査官引用 (7件)

データ転送システム
公報種別：公開公報出願番号：特願平3-205087 出願人：富士通株式会社, 富士通コミュニケーション・システムズ株式会社
共用メモリアクセス制御方法
公報種別：公開公報出願番号：特願平5-102169 出願人：株式会社日立製作所
特開平3-276337

全件表示

前のページに戻る