特許
J-GLOBAL ID：200903047993475949
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-284599
公開番号（公開出願番号）：特開2000-114456
出願日： 1998年10月06日
公開日（公表日）： 2000年04月21日
要約：
【要約】【課題】従来の半導体集積回路の構成では、それぞれの内部回路ブロックおよび高S/N回路ブロック専用の外部電源端子と共通の外部電源端子が必要になり外部端子数の増加を招き、パッケージの小型化を阻害してしまうという課題があった。【解決手段】高S/N回路に電源を供給する高S/N回路用信号入出力ブロックと電源ノイズ源との間に電源パッドに接続された電源供給入出力ブロックを配置する。【効果】電源ノイズを電源パッドから外部電源端子を経由して電源供給源側に吸収させることができ、各回路ブロック専用の外部電源端子を設けることなく電源電圧を安定化させることができるので、各回路ブロック専用の外部電源端子を設ける必要がない。
請求項（抜粋）：
第1の回路ブロックおよび第2の回路ブロックと、外部電源端子1から第1の電源電圧が供給される第1のパッドおよび第1のパッドに接続される第1の電源供給入出力ブロックと、外部電源端子2から第2の電源電圧が供給される第2のパッドおよび第2のパッドに接続される第2の電源供給入出力ブロックと、前記第1、第2の電源供給入出力ブロックに接続され前記第1の回路ブロックに電源を供給し外部との信号の入出力を行う第1の信号入出力ブロックと、前記第1、第2の電源供給入出力ブロックに接続され前記第2の回路ブロックに電源を供給し外部との信号の入出力を行う第2の信号入出力ブロックを内蔵する半導体集積回路において、前記第1、第2の電源供給入出力ブロックの少なくともどちらか一方が、前記第1の信号入出力ブロックと第2の信号入出力ブロックの間に配置されることを特徴とする半導体集積回路。
IPC (2件)：
Fターム (9件)：
5F038BE01
, 5F038BE07
, 5F038BE09
, 5F038BH02
, 5F038BH13
, 5F038BH19
, 5F038DF07
, 5F038DF14
, 5F038EZ20
