特許
J-GLOBAL ID:200903032891608076
半導体集積回路装置およびそれを用いたコンピュータシステム
発明者:
出願人/特許権者:
代理人 (1件):
筒井 大和
公報種別:公開公報
出願番号(国際出願番号):特願平8-039175
公開番号(公開出願番号):特開平9-232437
出願日: 1996年02月27日
公開日(公表日): 1997年09月05日
要約:
【要約】【課題】 電源給電用金属配線のレイアウトを工夫することによって、集積度を犠牲にすることなく、入出力回路をチップ内部に散在して配置することができる半導体集積回路装置を提供する。【解決手段】 基板上にLSIチップがC4ボンディング技術を用いて実装されるMCCパッケージによるマイクロプロセッサであって、LSIチップには論理ブロック、メモリブロックとともに、入力回路11a〜11dと出力回路12a〜12dによる入出力回路クラスタ10が、性能上、最も有利な任意の位置に散在して配置されている。この入出力回路クラスタ10には、各種電源が各入出力回路クラスタ10毎に独立の入出力回路専用電源として、それぞれC4ボンディングパッド7a〜7dから金属配線13a〜13d、電源用接続ビア14a〜14dを介して電源給電用の金属配線15a〜15dに供給されている。
請求項(抜粋):
チップとこのチップが実装される基板とがC4ボンディング方式を用いて接続され、かつ前記チップの任意の箇所に入出力回路が散在可能に配置される半導体集積回路装置であって、前記入出力回路は、少なくとも1つ以上の入力回路と少なくとも1つ以上の出力回路とが物理的に隣接して配置されるクラスタ構成とされ、このクラスタ構成の各クラスタ毎に独立の電源給電用金属配線が各クラスタ内に設けられていることを特徴とする半導体集積回路装置。
IPC (5件):
H01L 21/82
, G06F 15/78 510
, H01L 27/04
, H01L 21/822
, G06F 17/50
FI (4件):
H01L 21/82 P
, G06F 15/78 510 Z
, H01L 27/04 E
, G06F 15/60 658
引用特許:
審査官引用 (3件)
-
半導体集積回路装置
公報種別:公開公報
出願番号:特願平3-180807
出願人:株式会社日立製作所
-
LSIチップ
公報種別:公開公報
出願番号:特願平4-063897
出願人:富士通株式会社
-
集積回路チップの試験方法
公報種別:公開公報
出願番号:特願平6-013281
出願人:インターナショナル・ビジネス・マシーンズ・コーポレイション
前のページに戻る