特許
J-GLOBAL ID：200903048232932242
薄膜磁性体記憶装置
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-372510
公開番号（公開出願番号）：特開2002-170376
出願日： 2000年12月07日
公開日（公表日）： 2002年06月14日
要約：
【要約】【課題】 MTJメモリセルを有するMRAMデバイスにおいて、データ読出動作の高速化および、配線層数の減少による製造コスト低減を図る。【解決手段】 MTJメモリセルは、記憶データのデータレベルに応じて抵抗値が変化する磁気トンネル接合部MTJと、アクセストランジスタATRとを備える。アクセストランジスタATRのゲートはリードワード線RWLと結合される。ビット線BLは、磁気トンネル接合部MTJと直接結合されず、アクセストランジスタATRを介して磁気トンネル接合部MTJと電気的に結合される。磁気トンネル接合部MTJは、ライトワード線WWLおよびアクセストランジスタATRの間に結合される。データ読出時において、ライトワード線WWLの電圧は接地電圧Vssに設定されて、データ読出のための電流経路が形成される。
請求項（抜粋）：
薄膜磁性体記憶装置であって、行列状に配置された複数の磁性体メモリセルを有するメモリアレイを備え、前記複数の磁性体メモリセルの各々は、第1および第2のデータ書込電流によって印可されるデータ書込磁界が所定磁界よりも大きい場合に書き込まれる記憶データのレベルに応じて抵抗値が変化する記憶部と、データ読出時において前記記憶部にデータ読出電流を通過させるためのメモリセル選択ゲートとを含み、前記磁性体メモリセルの行に対応してそれぞれ設けられ、データ書込時において、前記第1のデータ書込電流を流すために行選択結果に応じて選択的に活性化される複数の書込ワード線と、前記行に対応してそれぞれ設けられ、データ読出時において、行選択結果に応じて対応する前記メモリセル選択ゲートを作動させるための複数の読出ワード線と、前記磁性体メモリセルの列に対応してそれぞれ設けられ、前記データ書込時および前記データ読出時のそれぞれにおいて前記第2のデータ書込電流および前記データ読出電流をそれぞれ流すための複数のデータ線とをさらに備え、前記複数のデータ線の各々は、対応する前記列に属する複数の前記磁性体メモリセルにおいて、前記メモリセル選択ゲートを介して前記記憶部と電気的に結合される、薄膜磁性体記憶装置。
IPC (4件)：
G11C 11/15
, G11C 11/14
, H01L 27/105
, H01L 43/08
G11C 11/15
, G11C 11/14 A
, H01L 43/08 Z
, H01L 27/10 447
5F083FZ10
, 5F083GA01
, 5F083GA03
, 5F083GA12
, 5F083GA28
, 5F083JA53
, 5F083KA01
, 5F083KA05
, 5F083LA10
, 5F083LA12
, 5F083LA16
, 5F083MA05
, 5F083MA19
, 5F083NA03
