特許
J-GLOBAL ID：200903048263847316

コヒーレントメモリシステムにおいて強い順序づけを維持する方法およびシステム

発明者：
ケネス・チャニー

ケネス・チャニー について

, 
デイヴィッド・エム・チャスティーン

デイヴィッド・エム・チャスティーン について

, 
デイヴィッド・エム・パトリック

デイヴィッド・エム・パトリック について


出願人/特許権者：
ヒューレット・パッカード・カンパニー

ヒューレット・パッカード・カンパニー について


代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-264327
公開番号（公開出願番号）：特開平10-187534
出願日： 1997年09月29日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 コヒーレントメモリを有するマルチフ ゚ロセッサコンヒ ゚ュータシステムにおいて強い順序付けを維持する方法及びシステムを提供すること。【解決手段】 メモリトランサ ゙クション(MT)が1つ以上のフ ゚ロセッサ210からフ ゚ロセッサエーシ ゙ェント(PA)118へ送られる。PA118はクロスハ ゙ースイッチ(CB)114を介しメモリエーシ ゙ェント(MA)124にトランサ ゙クションを送る。MA124はメモリコヒーレンシー操作を行いCB114を介してPA118にMTを返送する。CB114はPA118にMTが送られる順序を変更できる。このためMA124は各MT毎にタイムスタンフ ゚(TA)を専用リンク310を介してPA118に送る。PA118内のアーヒ ゙トレータ(A)400は該TA及びMTを受信し、該TAを用いてMTを再順序付けし、該MTが送られた順序でフ ゚ロセッサ210に該MTを送る。更にMA124は各TAと共にハ ゚リティ信号を送る。ハ ゚リティ信号及びTAの特定の組み合わせによりMA124から受信することになるMTのタイフ ゚がA400に伝えられる。MTのタイフ ゚に応じてA400はフ ゚ロセッサ210にMTが送られる順序を変更できる。
請求項（抜粋）：
マルチプロセッサコンピュータシステムにおいて強い順序づけを維持する方法であって、タイムスタンプ信号を用いて第1のメモリトランザクションにタイムスタンプを付与し、前記タイムスタンプ信号を第1の伝送経路を介してアービトレータに送信し、第2のメモリトランザクションがアービトレータに送信されるまで前記第1のメモリトランザクションの送信を遅延させることが可能な第2の伝送経路を介して前記第1のメモリトランザクションをアービトレータに送信し、必要な場合にアービトレータにより前記タイムスタンプ信号を使用して前記第1のメモリトランザクションを第2のメモリトランザクションの前に再順序づけする、という各ステップを有することを特徴とする方法。
IPC (2件)：
G06F 12/08 310 ,  G06F 15/163
FI (2件)：
G06F 12/08 310 B ,  G06F 15/16 320 K
引用特許：
審査官引用 (5件)
全件表示
引用文献：
審査官引用 (1件)
  • A Latency-Hiding Scheme for Multiprocessors with Buffered Multistage Networks

前のページに戻る

TOP

BOTTOM