特許

J-GLOBAL ID：200903048283244294

半導体装置及びその製造方法

発明者： 石井 弘徳
出願人/特許権者： 松下電子工業株式会社
代理人 (1件)： 松村 博
公報種別：公開公報
出願番号（国際出願番号）：特願平10-214208
公開番号（公開出願番号）：特開2000-049340
出願日： 1998年07月29日
公開日（公表日）： 2000年02月18日
要約：

【要約】【課題】 トランジスタの信頼性を損なうことなく、自己整合コンタクトホールのエッチング時におけるゲート電極形状の損傷、ゲート電極とコンタクトホール内の金属電極とのショートを防止し得るサイドウォール構造の半導体装置及びその製造方法を提供する。【解決手段】 シリコン基板1上に形成された下部がタングステンポリサイド11のような導電膜及び上部が窒化シリコン13のような第1の絶縁膜で構成された電極配線と、その電極配線の側壁部に接して形成された窒化シリコン15のような第2の絶縁膜と、窒化シリコン15とシリコン基板1との間に挿入形成された酸化シリコン14のような第3の絶縁膜と、少なくとも電極配線、その側壁部、第2の絶縁膜を被覆して層間絶縁膜16となるように形成された第4の絶縁膜と、ゲート電極と一部が重なるように第4の絶縁膜に設けたコンタクトホール17を備えたものである。

請求項（抜粋）：

半導体基板上に形成された下部が導電膜、上部が第1の絶縁膜で構成された電極配線と、前記電極配線の側壁に接して形成された第2の絶縁膜と、前記第2の絶縁膜と前記半導体基板との間に形成された第3の絶縁膜と、少なくとも前記電極配線及び前記第2の絶縁膜を被覆するように形成された第4の絶縁膜と、前記電極配線と一部が重なるように前記第4の絶縁膜に設けたコンタクトホールを有し、前記第1、第2の絶縁膜は実質的に第1材質からなり、前記第3、第4の絶縁膜は実質的に前記第1材質とは異なる第2材質からなることを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 ,  H01L 21/28 ,  H01L 21/768 ,  H01L 21/336

FI (4件)：

H01L 29/78 301 G ,  H01L 21/28 L ,  H01L 21/90 D ,  H01L 29/78 301 Y

Fターム (49件)：

4M104AA01 ,  4M104BB01 ,  4M104BB02 ,  4M104BB40 ,  4M104CC05 ,  4M104DD04 ,  4M104DD43 ,  4M104DD55 ,  4M104DD99 ,  4M104EE06 ,  4M104EE09 ,  4M104EE12 ,  4M104EE17 ,  4M104FF14 ,  4M104GG09 ,  5F033AA02 ,  5F033AA29 ,  5F033BA02 ,  5F033BA12 ,  5F033BA24 ,  5F033BA33 ,  5F033BA37 ,  5F033CA04 ,  5F033CA09 ,  5F033DA07 ,  5F033DA35 ,  5F033EA04 ,  5F033EA25 ,  5F040DA00 ,  5F040DA01 ,  5F040DA14 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EH02 ,  5F040EH05 ,  5F040EH08 ,  5F040EJ03 ,  5F040EJ09 ,  5F040FA03 ,  5F040FA05 ,  5F040FA07 ,  5F040FA16 ,  5F040FA17 ,  5F040FA18 ,  5F040FA19 ,  5F040FC00

引用特許：

審査官引用 (2件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-193704   出願人：日本電気株式会社
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平6-232603   出願人：三菱電機株式会社