特許
J-GLOBAL ID：200903048299413592
シリアルディジタル信号伝送方式
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願2002-222852
公開番号（公開出願番号）：特開2004-064617
出願日： 2002年07月31日
公開日（公表日）： 2004年02月26日
要約：
【課題】スタッフ同期方式は、HDTVシリアルディジタル信号のような高速な信号であるときには適用できず、SRTS法もHDTVシリアルディジタル信号にはそのまま適用できない。【解決手段】パラレルクロックはNカウンタ2によりカウントされてラッチ回路3に出力され、ここでpビットカウンタ5の出力カウント値をラッチする。ラッチ回路3からRTSが出力される。ゲート回路12からゲート出力された比較結果は、PLL回路13に供給されてN逓倍されることにより、Nカウンタ2の入力信号である74.25MHz又は74.25/1.001MHzのパラレルクロックが再生される(Nは8、15又は16)。このパラレルクロックで、伝送されてきたデータをPS変換器14でパラレルシリアル変換する。これにより、SRTS法を用いてHDTVディジタルシリアル信号を小さいジッタで伝送できる。【選択図】 図1
請求項（抜粋）：
伝送するHDTVシリアルディジタル信号をパラレルデータと時間情報RTSとに分離して送信するRTS生成回路と、伝送された前記パラレルデータと前記時間情報RTSとを受信し、元の前記HDTVシリアルディジタル信号を得るRTS受信回路とからなるシリアルディジタル信号伝送方式であって、
前記RTS生成回路は、
ネットワーククロックを所定の第1の周波数に分周する第1の分周手段と、
伝送する前記HDTVシリアルディジタル信号をシリアルパラレル変換して、パラレル信号のデータを送信すると共に、第2の周波数に分周したクロックを出力するシリアルパラレル変換器と、
前記シリアルパラレル変換器から出力された前記分周クロックを1/Nの周波数に分周する第1のカウンタと、
前記第1のカウンタの出力タイミングで、前記第1の分周手段により分周されたクロックをラッチして前記時間情報RTSを出力するラッチ回路とを有し、
前記RTS受信回路は、
前記ネットワーククロックを前記所定の第1の周波数に分周する第2の分周手段と、
前記ネットワーククロックに基づいてゲートパルスを発生するゲートパルス発生手段と、
伝送されてきた前記RTSを一時蓄積するメモリ手段と、
前記第2の分周手段により分周されたクロックと、前記メモリ手段から読み出した前記RTSを比較するコンパレータと、
前記コンパレータの出力信号を前記ゲートパルス発生手段からの前記ゲートパルスに基づいてゲート出力するゲート回路と、
前記ゲート回路の出力信号の周波数を、前記N倍の周波数に逓倍して前記第2の周波数のクロックを再生する周波数逓倍手段と、
前記周波数逓倍手段から出力された前記第2の周波数の再生クロックと、伝送されてきた前記パラレル信号のデータとを入力として受け、これらをパラレルシリアル変換して前記HDTVシリアルディジタル信号を得るパラレルシリアル変換器とよりなり、前記Nの値を8、15又は16に選定したことを特徴とするシリアルディジタル信号伝送方式。
IPC (5件)：
H04N7/08
, H04L7/033
, H04N7/015
, H04N7/081
, H04N7/24
H04N7/08 Z
, H04N7/13 Z
, H04N7/00 A
, H04L7/02 B
5C059RB02
, 5C059RC03
, 5C059RC04
, 5C059RE01
, 5C059RE04
, 5C059SS03
, 5C059UA10
, 5C059UA24
, 5C059UA34
, 5C063AA06
, 5C063AB03
, 5C063AB07
, 5C063AC01
, 5C063CA05
, 5C063CA09
, 5C063CA14
, 5C063CA23
, 5K047AA06
, 5K047DD02
, 5K047MM24
, 5K047MM40
, 5K047MM46
, 5K047MM53
, 5K047MM55
審査官引用 (1件)
-
1125/60方式HDTV信号のビット直列インタフェース規格
前のページに戻る
