特許
J-GLOBAL ID：200903048653872770
電界効果トランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-269663
公開番号（公開出願番号）：特開平11-163316
出願日： 1998年09月24日
公開日（公表日）： 1999年06月18日
要約：
【要約】【課題】 本発明は、InP基板上に形成される安定なデバイス性能を示す2段リセス構造であって、特にコンタクト抵抗が低くかつ安定な電界効果トランジスタを提供すること、およびその制御性の良い製造方法を提供することを目的とする。【解決手段】 InP基板101上に、チャネル層103、電子供給層104,105、アンドープInAlAsショットキー層106、n型InAlAs第1キャップ層107、n型InGaAs第2キャップ層108を順次形成した後、第2キャップ層の表面からエッチングにより前記ショットキー層のちょうど表面に達するか、または前記ショットキー層の一部を除去して第2のリセス開口111を所定形状に形成し、引き続き、InGaAsとInAlAsとの選択比が30以上のエッチング液を用いて第2キャップ層をサイドエッチングすることにより所定形状に第1のリセスの開口110を形成して電界効果トランジスタを製造する。
請求項（抜粋）：
InP基板上に、アンドープ半導体からなるチャネル層と、このチャネル層にキャリアを供給するために厚さ方向の全域または局所的にn型不純物がドープされた電子供給層と、アンドープInAlAsショットキー層と、このショットキー層に接して設けられたn型InAlAs第1キャップ層と、この第1キャップ層に接して設けられたn型InGaAs第2キャップ層と、この第2キャップ層を貫通して設けられた第1のリセス開口と、この第1のリセス開口の内部に前記第1キャップ層を貫通し前記ショットキー層のちょうど表面に達するか、または前記ショットキー層の一部を除去して設けられた第2のリセス開口と、この第2のリセス開口の底部に露出した前記ショットキー層の表面に形成されたゲート電極と、前記第2キャップ層の上に前記第1のリセス開口を挟んで両側に形成されたソース電極とドレイン電極とを備えた電界効果トランジスタ。
IPC (4件)：
H01L 29/778
, H01L 21/338
, H01L 29/812
, H01L 21/308
H01L 29/80 H
, H01L 21/308 C
