特許
J-GLOBAL ID：200903048754831179

半導体装置の製造方法

発明者：
橋見 一生

橋見 一生 について


出願人/特許権者：
富士通株式会社

富士通株式会社 について


代理人 (1件)： 岡本 啓三
公報種別：公開公報
出願番号（国際出願番号）：特願平11-130616
公開番号（公開出願番号）：特開2000-036491
出願日： 1999年05月11日
公開日（公表日）： 2000年02月02日
要約：
【要約】【課題】半導体装置製造方法に関し、電極を覆うシリコン窒化膜の損傷を防止しながら層間絶縁膜をエッチングして自己整合的にコンタクトホールを形成する。【解決手段】酸化シリコンを含む層間絶縁膜にコンタクトホールを形成する工程は、C4F8とCOとArとO2の混合ガス系を用いて、電極を覆うシリコン窒化膜の肩まで層間絶縁膜をエッチングする第1エッチング工程と、CHF3とArとO2の混合ガス系を用いて残りの層間絶縁膜をエッチングエッチングする第2エッチング工程とを含み、第1エッチング工程によってシリコン窒化膜及び残りの層間絶縁膜の表面に有機フッ化物層が成長しており、第2エッチング工程ではシリコン窒化膜上の有機フッ化物層はエッチング阻止層として機能させる工程を含む。
請求項（抜粋）：
半導体基板の上方に第1及び第2の電極を形成する工程と、前記第1及び第2の電極を覆う窒化膜を形成する工程と、前記窒化膜の上に、酸化シリコン又は酸化シリコンを含む材料よりなる層間絶縁膜を形成する工程と、少なくともCX1FY1(但し、X1,Y1は成分数)ガスを有する第1のエッチングガスを用いて、前記シリコン窒化膜が部分的に露出するまで、前記第1及び第2の電極の間にある前記層間絶縁膜をエッチングしてホールの一部を形成する第1のエッチング工程と、少なくともCHX2FY2(但し、X2,Y2は成分数)ガスを有する第2のエッチングガスを用いて、残りの前記層間絶縁膜をエッチングして前記ホールを深くする第2のエッチング工程とを含む半導体装置の製造方法。
IPC (4件)：
H01L 21/3065 ,  C23F 4/00 ,  H01L 21/28 ,  H01L 21/768
FI (4件)：
H01L 21/302 J ,  C23F 4/00 E ,  H01L 21/28 L ,  H01L 21/90 C
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM