特許

J-GLOBAL ID：200903049001871743

PLLシンセサイザ回路

発明者： 金山 浩佳
出願人/特許権者： 三洋電機株式会社
代理人 (1件)： 芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平11-223346
公開番号（公開出願番号）：特開2001-053606
出願日： 1999年08月06日
公開日（公表日）： 2001年02月23日
要約：

【要約】【課題】 PLLシンセサイザ回路の出力周波数を素早く変更する。【解決手段】 周波数変更しようとすると、VCO6の制御を副チャージポンプ回路13による制御系統とし、変更前後の分周データの差が所定範囲内か否か判定する。所定範囲外であると、ループフィルタ5の時定数を小とし、前記分周データの差に比例したチャージ時間Tc1によって強制的にループフィルタ5をチャージする。それでも所定範囲内に入らない場合は、VCO6の周波数と分周データとの差を求め、その差と前回のVCO6の周波数変化量とからチャージ時間Tc2を求めて、ループフィルタ5をチャージする。その後、VCO6の周波数制御が終了すると、ループフィルタ5の時定数を大とする。

請求項（抜粋）：

入力データに対応した周波数信号を生成するPLL回路と、PLL回路の出力周波数及び前記入力データに対応した周波数の差に応じて、前記PLL回路の出力周波数を変更させる周波数変更回路とを備え、前記周波数変更回路の制御中、前記PLL回路内のループフィルタの時定数を切り換えることを特徴とするPLLシンセサイザ回路。

IPC (4件)：

H03L 7/187 ,  H03J 7/18 ,  H03L 7/093 ,  H03L 7/107

FI (4件)：

H03L 7/18 C ,  H03J 7/18 ,  H03L 7/08 E ,  H03L 7/10 E

Fターム (33件)：

5J103AA11 ,  5J103BA02 ,  5J103CB04 ,  5J103DA05 ,  5J103DA16 ,  5J103DA19 ,  5J103DA20 ,  5J103DA31 ,  5J103DA38 ,  5J103FA05 ,  5J103GA07 ,  5J103GA11 ,  5J103GB03 ,  5J103HC06 ,  5J106AA04 ,  5J106BB04 ,  5J106CC01 ,  5J106CC15 ,  5J106CC33 ,  5J106CC41 ,  5J106CC53 ,  5J106DD17 ,  5J106DD32 ,  5J106EE09 ,  5J106GG07 ,  5J106GG09 ,  5J106GG15 ,  5J106HH08 ,  5J106HH10 ,  5J106KK03 ,  5J106PP03 ,  5J106QQ09 ,  5J106RR12

引用特許：

審査官引用 (2件)

• PLL回路
  公報種別：公開公報   出願番号：特願平6-269203   出願人：日本電気株式会社
• PLL回路およびこれを用いた無線装置
  公報種別：公開公報   出願番号：特願平6-290165   出願人：三洋電機株式会社