半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-223311
公開番号（公開出願番号）：特開2000-058774
出願日： 1998年08月06日
公開日（公表日）： 2000年02月25日
要約：

【要約】【課題】 DRAMのキャパシタの蓄積電極の引き出し電極等の導電体56と、選択トランジスタのソース領域等の半導体領域61を互いに良好に電気的接続する。【解決手段】導電体56と半導体領域61の間に、導電体56および半導体領域61とは結晶構造が異なり、膜厚が0.1nmから2nmの薄膜41を形成する。薄膜41の存在により導電体56と半導体領域61の界面からエピタキシャル成長が開始されるのが抑制され、導電体56と半導体領域69との界面近傍における結晶欠陥の発生と成長が低減される。したがって結晶欠陥に起因して発生するpn接合のリーク電流を低減できる。

請求項（抜粋）：

第1導電型の第1の半導体領域と、該第1の半導体領域の表面の一部に設けられた第2導電型の第2の半導体領域と、該第2の半導体領域と接して、前記第1の半導体領域中に設けられた凹部と、該凹部に埋め込まれた導電体領域と、該導電体領域と前記第2の半導体領域との界面に設けられ、該導電体領域および前記第2の半導体領域とは結晶構造が異なる、厚さ0.1nmから2nmまでの薄膜と、前記導電体領域と前記第1の半導体領域との界面に設けられた絶縁膜とを少なくとも有することを特徴とする半導体装置。

IPC (2件)：

H01L 27/108 , H01L 21/8242

Fターム (24件)：

5F083AD17 , 5F083AD23 , 5F083AD60 , 5F083GA06 , 5F083JA04 , 5F083JA06 , 5F083JA14 , 5F083JA15 , 5F083JA19 , 5F083JA33 , 5F083JA35 , 5F083JA39 , 5F083JA56 , 5F083MA04 , 5F083MA05 , 5F083MA06 , 5F083MA17 , 5F083MA20 , 5F083NA01 , 5F083PR03 , 5F083PR15 , 5F083PR21 , 5F083PR25 , 5F083ZA09

引用特許：

審査官引用 (4件)

特開平4-049654
特開平2-098964
半導体装置およびその製造方法
公報種別：公開公報出願番号：特願平7-204592 出願人：三菱電機株式会社

全件表示

前のページに戻る