特許
J-GLOBAL ID：200903067860259950
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-204592
公開番号（公開出願番号）：特開平9-055477
出願日： 1995年08月10日
公開日（公表日）： 1997年02月25日
要約：
【要約】【課題】 リーク電流の生じる原因となる高エネルギによるイオン注入、高温熱処理を行なわず、低エネルギによるイオン注入、低温熱処理で、リーク電流の発生が少ない拡散層を形成する半導体装置を提供することである。【解決手段】 半導体装置は、p型シリコン基板1と、p型シリコン基板1の主表面上に形成された分離絶縁膜2と、ゲート電極5と、ゲート電極5の両側に形成されたn型拡散層3、4、7、8とを備える。n型拡散層3、7はゲート電極5と分離絶縁膜2との間でそれらに隣接して形成されている。凹部が分離絶縁膜2に接するようにゲート電極5と分離絶縁膜2の間のp型シリコン基板1の主表面に形成されている。n型拡散層10はn型拡散層3、7と分離絶縁膜2とに接するように形成されている。絶縁層12は、コンタクトホール9を有する。ストレージノード11は、コンタクトホール9を通じてn型拡散層3、10の少なくとも一方に接触するように形成されている。
請求項（抜粋）：
主表面を有する第1導電型の半導体基板と、前記半導体基板の主表面上に形成された素子分離絶縁膜と、前記素子分離絶縁膜と距離を隔てて、かつ前記半導体基板の主表面上にゲート絶縁膜を介在させて形成されたゲート電極と、前記ゲート電極の両側で前記半導体基板の主表面に、かつ互いに距離を隔てて形成された第2導電型の第1と第2の不純物領域とを備え、前記第1の不純物領域は、前記ゲート電極と前記素子分離絶縁膜との間でそれらに隣接して形成されており、凹部が前記素子分離絶縁膜に接するように前記ゲート電極と前記分離絶縁膜の間の前記半導体基板の主表面に形成されており、さらに、前記第1の不純物領域と前記素子分離絶縁膜とに接するように形成された第2導電型の第3の不純物領域と、前記第1と第3の少なくとも一方の不純物領域の表面であってかつ前記凹部の表面を底壁とするコンタクトホールを有する、前記ゲート電極と前記素子分離絶縁膜の上に形成された絶縁層と、前記コンタクトホールを通じて前記第1と第3の少なくとも一方の不純物領域に接触するように形成された導電層とを備えた、半導体装置。
IPC (2件)：
H01L 27/108
, H01L 21/8242
