半導体装置

発明者： ,
出願人/特許権者：
代理人 (6件)：鈴江武彦 , 河野哲 , 中村誠 , 蔵田昌俊 , 村松貞男 , 橋本良郎
公報種別：公開公報
出願番号（国際出願番号）：特願2003-305028
公開番号（公開出願番号）：特開2004-119969
出願日： 2003年08月28日
公開日（公表日）： 2004年04月15日
要約：

【課題】低比誘電率膜内に発生する熱応力による負荷に対する導電部の耐久性の向上が図られて、信頼性が向上された半導体装置を提供する。【解決手段】Si基板1上に2層に積層されて設けられた比誘電率が3.4以下である低比誘電率膜4のそれぞれの下側に、ヤング率が30GPa以上であるSiCN膜3が設けられている。各低比誘電率膜4の内部にCu導電層14,26が設けられている。Cu導電層14,26には、Cu導電プラグ15,27が電気的に接続されており、通電経路を構成している。また、Cu導電層14,26には、これらCu導電層14,26に接続されるとともに、各低比誘電率膜4のそれぞれの下側のSiCN膜3を貫通してCu補強プラグ16,28が設けられている。各Cu補強プラグ16,28は、バリアメタル膜9,21を介して、実質的にSiCN膜3に接続されている。【選択図】図8

請求項（抜粋）：

基板上に少なくとも1層設けられ、比誘電率が3.4以下である絶縁膜と、前記絶縁膜の内部に設けられた少なくとも1個の導電層と、前記絶縁膜の内部に前記導電層に電気的に接続されて形成され、通電経路を構成する少なくとも1個の導電プラグと、前記導電層の少なくとも下側に少なくとも1つ設けられ、ヤング率が30GPa以上である補強材と、前記導電層に接続されるとともに、前記補強材に接して形成された少なくとも1個の第1の補強プラグと、を具備することを特徴とする半導体装置。

IPC (2件)：

H01L21/3205 , H01L21/768

FI (2件)：

H01L21/88 S , H01L21/90 B

Fターム (79件)：

5F033HH07 , 5F033HH08 , 5F033HH11 , 5F033HH17 , 5F033HH18 , 5F033HH19 , 5F033HH20 , 5F033HH21 , 5F033HH27 , 5F033HH30 , 5F033HH32 , 5F033HH33 , 5F033HH34 , 5F033JJ01 , 5F033JJ07 , 5F033JJ08 , 5F033JJ11 , 5F033JJ17 , 5F033JJ18 , 5F033JJ19 , 5F033JJ20 , 5F033JJ21 , 5F033JJ27 , 5F033JJ30 , 5F033JJ32 , 5F033JJ33 , 5F033JJ34 , 5F033KK01 , 5F033KK07 , 5F033KK08 , 5F033KK11 , 5F033KK17 , 5F033KK18 , 5F033KK19 , 5F033KK20 , 5F033KK21 , 5F033KK27 , 5F033KK30 , 5F033KK32 , 5F033KK33 , 5F033KK34 , 5F033MM02 , 5F033MM12 , 5F033MM13 , 5F033MM21 , 5F033NN06 , 5F033NN07 , 5F033PP15 , 5F033PP17 , 5F033PP27 , 5F033PP33 , 5F033QQ09 , 5F033QQ13 , 5F033QQ37 , 5F033QQ48 , 5F033QQ98 , 5F033RR01 , 5F033RR04 , 5F033RR06 , 5F033RR08 , 5F033RR11 , 5F033RR21 , 5F033RR23 , 5F033RR24 , 5F033RR29 , 5F033SS04 , 5F033SS11 , 5F033TT02 , 5F033TT04 , 5F033UU04 , 5F033VV00 , 5F033VV01 , 5F033VV07 , 5F033WW00 , 5F033WW01 , 5F033XX14 , 5F033XX17 , 5F033XX19 , 5F033XX24

引用特許：

出願人引用 (1件)

多層配線の構造と製造方法
公報種別：公開公報出願番号：特願平9-342503 出願人：株式会社日立製作所

審査官引用 (1件)

半導体装置
公報種別：公開公報出願番号：特願2001-390710 出願人：富士通株式会社

前のページに戻る