階層構造をもつ並列計算機

発明者： , ,
出願人/特許権者：
代理人 (1件)：三好秀和 (外7名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-297439
公開番号（公開出願番号）：特開2001-117893
出願日： 1999年10月19日
公開日（公表日）： 2001年04月27日
要約：

【要約】【課題】最先端の技術による高速プロセッサを、所望の個数並列に動作させることが可能な共有バス型並列計算機を提供する。【解決手段】階層型共有バスマルチプロセッサシステムの中間階層の処理ユニットは、通常のプロセッサと同等のプログラマブル能力を持つプロセッサと、命令メモリと、データメモリを備えている。そこでは、下位プロセッサからのstatus信号を受け、大容量の転送データ用メモリを持つDMAコントローラによって、転送データの圧縮・展開、プログラマブルな負荷分散、下位のプロセッサの稼働状況に応じた負荷分散が行われる。

請求項（抜粋）：

並列処理の可能な並列処理タスクを実行する上位処理ユニットと、第1の共有バスを介して前記上位処理ユニットに接続する複数の中間処理ユニットと、前記複数の中間処理ユニットの夫々に、第2の共有バスを介して接続する複数の下位処理ユニットとを備え、前記上位処理ユニットは前記タスクを分割して前記中間処理ユニットに割り当てると共に、前記分割タスクの実行に必要なデータを夫々前記中間処理ユニットに転送し、前記中間処理ユニットは前記分割タスクを分割して前記下位処理ユニットに割り当てると共に、前記分割タスクの実行に必要なデータを夫々前記下位処理ユニットに転送し、前記下位処理ユニットは、割り当てられた前記分割タスクを実行し、実行が完了するとその実行の完了を前記中間処理ユニットに通知し、前記中間処理ユニットは、割り当てられた前記分割タスクがすべて完了するとその実行の完了を前記上位処理ユニットに通知し、すべての前記中間処理ユニットがその割り当てられた前記分割タスクの完了を前記上位処理ユニットに通知すると、前記並列処理タスクの処理が完了する共有バス型並列計算機

IPC (2件)：

G06F 15/173 , G06F 15/177 674

FI (2件)：

G06F 15/173 H , G06F 15/177 674 A

Fターム (5件)：

5B045AA01 , 5B045AA07 , 5B045BB12 , 5B045GG02 , 5B045GG11

引用特許：

出願人引用 (4件)

階層間同期化システムおよびこれを用いた大規模集積回路
公報種別：公開公報出願番号：特願平4-055654 出願人：株式会社東芝
特開平4-113445
特開昭62-190548

全件表示

審査官引用 (2件)

特開平4-113445
特開昭62-190548

前のページに戻る