特許
J-GLOBAL ID：200903049013728784

メモリシステム、メモリインターフェース及びメモリチップ

発明者：
深石 宗生

深石 宗生 について

, 
本村 真人

本村 真人 について

, 
相本 代志治

相本 代志治 について

, 
山品 正勝

山品 正勝 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-186234
公開番号（公開出願番号）：特開2002-007201
出願日： 2000年06月21日
公開日（公表日）： 2002年01月11日
要約：
【要約】【課題】伝送線路上の反射及び負荷を抑制することにより伝送速度の高速化を実現するメモリシステム及びメモリインターフェース並びに高速動作が可能なメモリチップを提供する。【解決手段】メモリコントローラ101に接続するバスライン106の所定の箇所に複数のメモリ104がスイッチ103を介して接続し、スイッチ103により複数のメモリ104の動作が制御されるメモリシステム。
請求項（抜粋）：
メモリコントローラに接続するバスラインの所定の箇所に複数のメモリがスイッチを介して接続し、前記スイッチにより前記複数のメモリの動作が制御されることを特徴とするメモリシステム。
IPC (3件)：
G06F 12/00 564 ,  G06F 3/00 ,  G06F 13/16 510
FI (3件)：
G06F 12/00 564 D ,  G06F 3/00 T ,  G06F 13/16 510 C
Fターム (1件)：
5B060MB00
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM