特許
J-GLOBAL ID：200903021920795970

メモリサブシステム

発明者：
大原 功

大原 功 について

, 
石山 明

石山 明 について


出願人/特許権者：
株式会社日立製作所

株式会社日立製作所 について


代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平10-220106
公開番号（公開出願番号）：特開2000-057051
出願日： 1998年08月04日
公開日（公表日）： 2000年02月25日
要約：
【要約】【課題】コスト増を招くことなく高スループットかつ大容量メモリサブシステムを構築する。【解決手段】メモリコントローラとメモリアレイとの間にメモリサブコントローラを設け、メモリサブコントローラの両側のバスでソース同期転送を行い、メモリコントローラとメモリサブコントローラにデータ幅変換回路およびデータレート変換回路を備える。
請求項（抜粋）：
複数のプロセッサとメモリコントローラとメモリアレイからなる計算機システムにおいて、メモリコントローラとメモリアレイ間にメモリコントローラとメモリアレイを接続するデータ転送手段を1つまたは複数設け、該データ転送手段の1つとメモリコントローラの間を第1のデータバスで接続し、該データ転送手段の1つとメモリアレイ間を1本もしくは2本以上の複数の第2のデータバスで接続し、第1のデータバスおよび第2のデータバスはソース同期転送でデータ転送を行うことを特徴としたメモリサブシステム。
Fターム (4件)：
5B060CA17 ,  5B060DA02 ,  5B060KA02 ,  5B060KA06
引用特許：
審査官引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM