特許
J-GLOBAL ID：200903049164459157

半導体記憶装置

発明者：
秋田 浩伸

秋田 浩伸 について

, 
土田 賢二

土田 賢二 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-313709
公開番号（公開出願番号）：特開平11-149793
出願日： 1997年11月14日
公開日（公表日）： 1999年06月02日
要約：
【要約】【課題】ビット線とワード線との間にクロスフェイルが存在していても、プリチャージ時における短絡電流を削減する、あるいは短絡電流の発生を防止する。【解決手段】ビット線対BL、bBLと、ビット線対の電位をプリチャージ電源線4の電位に設定するビット線イコライズ回路1と、ビット線対に生じる電位差を増幅してデータを検出するセンスアンプ回路2と、センスアンプ回路2を駆動するセンスアンプ駆動信号をセンスアンプ回路に与えるセンスアンプ駆動線6、7と、センスアンプ駆動線6、7をプリチャージ電源線10の電位に設定するセンスアンプ駆動線イコライズ回路8、プリチャージ電源線10とセンスアンプ駆動線6との間でイコライズ回路8の電流経路に対して直列に挿入される電流制限素子11とを具備したことを特徴する。
請求項（抜粋）：
ビット線対と、上記ビット線対の電位を第1電位に設定するビット線イコライズ回路と、上記ビット線対に接続され、上記ビット線対に生じる電位差を増幅してデータを検出するセンスアンプ回路と、上記センスアンプ回路を駆動するセンスアンプ駆動信号を上記センスアンプ回路に与える駆動信号線対と、上記駆動信号線対の電位を第2電位に設定する駆動信号線イコライズ回路と、上記第2電位と上記駆動信号線対との間で上記駆動信号線イコライズ回路の電流経路に対して直列に挿入される電流制限回路とを具備したことを特徴とする半導体記憶装置。
IPC (3件)：
G11C 29/00 603 ,  G11C 11/409 ,  G11C 11/401
FI (4件)：
G11C 29/00 603 N ,  G11C 11/34 353 F ,  G11C 11/34 353 E ,  G11C 11/34 371 D
引用特許：
出願人引用 (4件)
全件表示
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM